اولین کارگاه آموزشی گروهICEEP در استان کردستان، در تاریخ ۸ و ۹ اردیبهشت در دانشکده مهندسی دانشگاه کردستان، برگزار شد. هدف از این کارگاه آموزش طراحی سیستم های دیجیتال، از سطح ترانزیستور تا سطح انتقال ثبات، با استفاده از زبان سخت افزاری Verilog بود.
کارگاه، ساعت ۹ صبح روز چهارشنبه مورخ ۸ اردیبهشت ۱۳۹۵ با حضور ریاست دانشگاه کردستان، جمعی از اعضای هیات علمی و دانشجویان برق و کامپیوتر آغاز گردید. ابتدا جناب آقای دکتر نوابی مدیر ICEEP ، مقدماتی درباره اهداف و عملکرد گروه ICEEP بیان کرده و برنامه های این گروه را معرفی نمودند. سپس ایشان به ارائه درس “متدولوژی طراحی RTL پیشرفته با استفاده از زبان های سخت افزاری” پرداختند. در این قسمت از ارائه، مفاهیم پایه ای طراحی مدار دیجیتال با استفاده از Verilog آموزش داده شد. طراحی در سطح ترانزیستور و گیت، اعمال تاخیر در این دو سطح، مدارهای محاسباتی و نحوه ی مدل کردن مدارات ترکیبی و ترتیبی از مهمترین نکات این قسمت از کارگاه بود. همچنین در ادامه، ابتدا مفاهیم اولیه ی RTL توضیح داده شد و سپس Component های ترکیبی لازم برای طراحی RTL بررسی شدند. این جلسه در ساعت ۱۳ به پایان رسید.
دانشجویان پس از استراحت و ناهار، در ساعت ۱۴:۰۰ در جلسه کارگاه عملی شرکت کردند. در این جلسه، کارشناسان ICEEP به صورت عملی به طراحی مدار جمع کننده از سطح گیت تا مدل رفتاری پرداختند. دانشجویان شرکت کننده در کارگاه نیز گام به گام این مراحل را انجام دادند و با محیط نرم افزار Modelsim و نحوه شبیه سازی و برطرف کردن خطاهای کدVerilog آشنا شدند. کارگاه عملی ساعت ۱۶ به پایان رسید.
در ادامه برنامه، در ساعت ۱۶:۳۰، جلسه معرفی طراحی در سطح سیستم، چالش ها و راهکارها و استفاده از آن در سیستم آموزشی و صنعتی ایران توسط دکتر نوابی برگزار شد.
صبح روز پنج شنبه مورخ ۹ اردیبهشت ۱۳۹۵، ابتدا طراحی Component های ترکیبی با Verilog و سپس مدارهای ترتیبی با جزییات طراحی شدند. سپس طراحی یک State Machine به صورت کامل انجام شد. در ادامه، مفاهیمی از قبیل Memory Modeling ، طراحی تست بنچ و طراحی سیستم در سطح RTL در ارائه شد. مثال های طراحی و پیاده سازی جمع کننده سریال و تقسیم کننده به تفصیل مورد بررسی قرار گرفته و در ادامه نیز به سوالات دانشجویان در خصوص مفاهیم ارائه شده پاسخ داده شد.
در ادامه برنامه، ساعت ۱۴، جلسه دوم کارگاه عملی برگزار شد. در این جلسه، به عنوان اولین تمرین، طراحی یک تشخیص دهنده الگو، توسط دانشجویان انجام گردید. در انتهای این جلسه، کارشناسان ICEEP ابتدا نحوه طراحی یک ضرب کننده را آموزش دادند و از دانشجویان خواستند که طراحی این مدار را با استفاده از وریلاگ انجام داده و به عنوان اولین تمرین برای کارشناسان ICEEP ارسال نمایند.
