اعضای گروه : دکتر زین العابدین نوابی، سیده حانیه هاشمی، محیا صفارپور
موضوع ارائه: طراحی سخت افزار از سطح ترانزیستور تا RTL
اساتید میزبان: دکتر کشاورزی، دکتر ابوالمعالی
در این سفر که اولین کارگاه برگزار شده در دانشکده ی برق و کامپیوتر دانشگاه سمنان بود ابتدا به بررسی مفاهیم اولیه ی سطوح طراحی سخت افزار پرداخته شد و سپس با توجه به ارائه ی RTL Verilog Modeling طراحی سخت افزار سطوح طراحی از سطح ترانزیستور تا RTL با بررسی مفاهیم به همراه آموزش زبان Verilog برای پیاده سازی سخت افزار پرداخته شد.
صبح روز چهارشنبه مورخ ۲۷ آبان ۱۳۹۴ جلسه ی ارائه با حضور اعضای هیئت علمی و دانشجویان دانشگاه سمنان آغاز گردید. ابتدا جناب آقای دکتر نوابی مدیر ICEEP ، مقدماتی درباره اهداف و عملکرد گروه ICEEP بیان کرده و برنامه¬ های این گروه را معرفی نمودند. سپس ارائه درس “متدولوژی طراحی RTL پیشرفته با استفاده از زبان¬های سخت¬ افزاری” توسط دکتر نوابی آغاز گردید. ایشان در این ارائه، هدف از انتخاب زبان Verilog را کم بودن سربار آن در هنگام آموزش و سادگی آن بیان کردند. ارائه این درس تا بعدازظهر ادامه داشت. در این جلسه، طراحی در سطح ترانزیستور و گیت، اعمال تاخیر در این دو سطح، مدارهای محاسباتی و نحوه ی مدل کردن مدارات ترکیبی و ترتیبی توضیح داده شد. همچنین در ادامه، ابتدا مفاهیم اولیه ی RTL توضیح داده شد و سپس Component های لازم برای طراحی RTL بررسی شدند. ابتداطراحی Component های ترکیبی با Verilog و سپس مدارهای ترتیبی با جزییات طراحی شدند. در انتهای این بخش State Machine به صورت کامل طراحی شد.
عصر روز چهارشنبه جلسه ی اول hands on توسط مهندس هاشمی و صفارپور برگزار شد. هدف این جلسه که با حضور دانشجویان دانشگاه سمنان برگزار شد آشنایی با محیط نرم افزار Modelsim و طراحی مدار ساده جهت آشنایی با نحوه ی طراحی سخت افزار با زبان Verilog و شبیه سازی در محیط Modelsim بود. دانشجویان در این قسمت مدار ساده ی جمع کننده و یک مدار در سطح گیت را پیاده سازی کردند و به تست کردن مدار پرداختند.
صبح روز پنج شنبه مورخ ۲۸ آبان ۱۳۹۴ ادامه ی مفاهیم RTL در قالب مثال توسط دکتر نوابی ارائه گردید. مفاهیمی از قبیل Memory Modeling ، طراحی تست بنچ و طراحی سیستم در سطح RTL در این قسمت ارائه شد. مثال های طراحی و پیاده سازی جمع کننده سریال و تقسیم کننده به تفصیل مورد بررسی قرار گرفته و در ادامه نیز به سوالات دانشجویان در خصوص مفاهیم ارائه شده پاسخ داده شد.
در قسمت دوم hands on نیز به عنوان اولین تمرین، طراحی یک ALU توسط دانشجویان انجام گردید.
در عصر روز پنج شنبه جلسه ی سوم hands on با هدف طراحی کامل RTL برگزار شد. مسولان ICEEP ابتدا نحوه ی طراحی یک Multiplier را آموزش دادند و سپس دانشجویان مراحل طراحی را آغاز کردند.
{gallery}announces/semnan1:160:120:0:0{/gallery}
