


Subject

Date

آدرس ریز دستور ذخیره شده در حافظه نانو


کل ریز دستور
واحد کنترل



مثال) فرض کنید در یک سیستم ده سیگنال کنترلی وجود دارد. اگر حافظه ریز حاوی ۴۰۰ ریز دستور باشد

و از این ۴۰۰ ریز دستور فقط ۱۲۰ تریب متفاوت وجود دارد. در صورت استفاده از حافظه نانو چقدر

در میزان حافظه صرفه جویی می شود؟ (۲۸۰ دستور کنترل مورد عجیب نیست چون مثلاً برای دسترسی به حافظه چندین بار یک ریز دستور در یک برنامه اجرا می شود)



دالت ۱

$$400 \times 100 = 40,000 \text{ bit}$$

$$400 \times 7 + 120 \times 100 = 2,800 + 12,000 = 14,800 \text{ bit}$$

پس حجم حافظه کم شد.



حافظه (در واحد کنترل، قسمت های مختلف آن با حافظه پیکره ساز و لینک به یکدیگر میزنند و اینها را می توان از آنجا استخراج کرد). آن مشخص است.

PLA روش مناسبی برای PLA است. (یعنی مهم نیست معنی ۲ باشد)

چاپ شده سازی multi cycle = یک سخت افزار را در دستورات مختلف با اشتراک گذاشتیم.


چاپ شده سازی با یک این روش شروع با single cycle است

Subject: در این جا پایپ لاین خطی (نکات زیر را خطی)
 Date: با این روش های کار شما در عملی زمان ها کار می کنند (است)



2 تا پرونده در سیستم وجود دارد. در MIPS در پایپ لاین با طور هم زمان 5 تا instruction داریم با طور هم زمان در سیستم دارند اجرا می شوند.

هر Stage های پایپ لاین از هم مستقل هستند یعنی فقط خروجی های Stage قبلی نگاه می کنند و در آن پردازش می کنند و ورودی Stage بعدی را می سازد و کاری ندارد Stage قبلی با کاری (پروسیس) روی داده انجام داده و فقط خروجی اش را می بیند.



کارها روی این کارمند انجام شده.

✓ عملی Stage ها با کمترین Stage با بیشترین (هم زمان) شوند. یا این کار ممکن است کاری سیستم پایین آید ولی برای جلوگیری از پیچیدگی های طران این کار را می کنیم.

✓ هیچ Stage ای قابل skip کردن نمی باشد.

پایپ لاین پردازنده MIPS

Stage ها:



2ns	IF	Instruction Fetch	①
2ns	ID	" Decode	②
2ns		Register Read	
2ns	EX	Execution	③

ALU

Subject _____
Date _____

ALU $\approx 1 \text{ ns}$ MEM Memory Access ⑤

WB write Back ⑥
به بدلیل قبل $\approx 2 \text{ ns}$



$$\text{speedup} = \frac{9 \text{ ns}}{3 \text{ ns}} = 3$$

single cycle: $100 \times 1 \text{ ns} = 100 \text{ ns}$ با فرض ۱۰۰ دستور

$$\text{Pipeline} = 10 \text{ ns} + (100 - 1) \times 2 \text{ ns} = 208 \text{ ns}$$

به 2 ns در هر مرحله اضافه می شود

$$\Rightarrow \text{speedup} = \frac{100 \text{ ns}}{208 \text{ ns}} \approx 0.48$$

به این افزایش سرعت محدودی دارد

در یک پردازنده k مرحله ای با زمان t موجود است. اگر n دستور وارد پردازنده شود. میزان تسریع

باید این در مقابل با پیاده سازی تک مرحله ای چقدر است؟

single cycle: $n \cdot k \cdot t$
pipeline: $kt + (n-1)t$


$$\text{speedup} = \frac{nkt}{kt + (n-1)t} = \frac{nk}{n+k-1} \xrightarrow{n \rightarrow \infty} k$$

حد بالای سرعت

به نتایج این تستی ما مثلاً تست می شود

در حالی که از هم در واقع کمتر است چون هر یک از اینها هم در Single هم نیستند و کمترند.

Subject _____
Date _____




single cycle : nT

pipeline : $T \left(\begin{matrix} k \max(t_1, \dots, t_k) \\ (n-1) \max(t_1, t_2, \dots, t_k) \end{matrix} \right)$

$$\text{Speed up} = \frac{nT}{T + (n-1) \max(t_1, t_2, \dots, t_k)} \xrightarrow{n \rightarrow \infty} \frac{T}{\max(t_1, t_2, \dots, t_k)}$$

این \max وقتی رخ می دهد که همای t_1 تا t_k برابر باشند (چون جمع شان ثابت است) و هر در MIPS این کوانتیسیت پس باید هست نه رسم.

رنگا می اوقات برخی دلایل باعث می شوند دستور بعدی در سیکل بعدی وارد نشود و با این صورت باید لاین کند می شود که با آن hazard (مزاحم) می گویند. و speed up کم می شود.



اگر با هر دلایل فنوار در سیکل بعدی دستور بعدی را وارد باید لاین کردیم باید لاین دچار خطر (hazard)

شده است. که باید آن ها را بشناسیم و آن ها را رفع کنیم.

سه نوع hazard داریم : ۱- محدودیت سخت افزار structure hazard

- ۲- دستور دوم با نتیجای دستور اول نیاز دارد Data.H $\left\{ \begin{matrix} \text{add } (R_1), R_2, R_3 \\ \text{sub } R_5, (R_1), R_4 \end{matrix} \right.$
- ۳- وابستگی کنترل مثلأ در حضور دستور beq

Control hazard

که آن را حل برای این مشکل ها وجود دارد که ما می توانیم از آن ها اجتناب کرده و بررسی می کنیم.

Subject _____
Date _____

۲۰/۸/۹۲

اگر با هر دلیلی نتوان در یک سیکل، دستور بعدی را وارد پایپ لاین کرد؛ می‌تویم پایپ لاین را دچار مخاطره Hazard

شده است.


انواع مخاطره ها:

① Structural Hazard : محدودیت سخت افزاری

② Data Hazard : وابستگی داده ای بین دستورات

③ Control Hazard : کنترلی بین دستورات

① فرض: در پردازنده MIPS یک قطعه نقش حافظه دستور داده را ایفا می‌کند.



این حافظه دستور کار دارد. دلیل این مورد این است که نام I های پایپ لاین، با اندازهی آسینال متوقف شده است. قبلی Memory access داریم و نمی‌توانیم Fetch را انجام دهیم.



stall

PAPCO

راهی برطرف کردیم: برداشتن محدودیت سخت افزاری

که از یک حافظه دستور و یک حافظه داده استفاده می‌کنیم.

۲) یک دستور با نتایجی تابعی از یک دستور دیگر که هنوز در پایپ لاین قرار دارد و ایستا است.




را داد اول

که خیلی بد است

مراحل طراحی پایپ لاین ۵ طرح single cycle - بعد از هر stage ۶ یک رجیستر قرار می‌دهیم (برای ذخیره سازی مثلاً Fetch فایبل و عملاً IF را می‌نارسیم).

نرخ کنیم دستور sub سر طای خودش وارد شود. (از رجیستر I ۵۰ را می‌آوریم)



می‌توانیم که توقع در کار برداریم نداریم. (با data forwarding را می‌توان با چندتا mux پیاده سازی کرد)

تیب دستوراتی که در رجیستر فایبل چیزی را می‌نویسیم که R-type و lw


۳) اگر یک دستور پیش وارد با پیلاین شود، پیش از تشخیص برقراری / عدم برقراری شرط پیش نمی توان اقدام با

fetch دستور بعدی کرد.

این با مشخص می شود که add را انجام دهیم یا بزرگ و sub کنیم.


beq R1, R2, L1

add R10, R11, R12



L1: Sub R10, R11, R12

معمولاً برای ۲ عدد ۳۲ بیتی (۳۲ بیت) این critical path را تغییر نمی دهد چون ما برای ALU تا آخر گرفتیم ولی این ۲ طبقاً nand با مراقب تا آخر کمتر دارند.



پس از آیم از Branch Prediction استفاده می کنیم: بدون توجه با وقوع شرط دستور بعدی را انجام می دهد و در ۵۰٪ تا ۵۰٪ C.P.A. درست عمل کرده ایم. (مثلاً دستور اشتباه را اگر اشتباه کرده بود دور می ریزد)

این ۵۰٪ - ۵۰٪ همیشه درست و مثلاً در یک قطعی far مثل زیر، ۹۹٪ موارد اشتباه فقط در مرحله آخر (لاک) درست است پس این در صدها خود را تطبیق می دهد.

L1: ...

مثلاً ۱۰ بار اجرا می شود
bne R1, R2, L1

جلسه بعد data path و کنترل را پیلاین را توضیح می دهیم (در MIPS)


مکین ترم اول (تا آخر از این کارایی multi نمی آید cycle

Subject

Date

که در قانون آمثال: مثلاً اگر لغت ۵۰٪ دستورات تغییر نمی کند و موازی نمی شود و ۷۰٪ با سرعت ۲ برابر و ۳۰٪

با سرعت ۵ برابر اجرا می شود رابطه با شکل در باره می شود: $\frac{1}{\frac{1}{70} + \frac{27}{4} + \frac{25}{3}}$ حل سوال کوینز:



func	
000	A
001	B
010	A+B
011	A-B
100	B+1
101	A+1
110	A & B
111	NoTA

swap adr
 $M[addr] \leftrightarrow Acc$

fetch, ...

$T_1: MAR \leftarrow PC ; TMP \leftarrow PC$

$T_2: IR \leftarrow M[MAR] ; PC \leftarrow TMP + 1;$

بسیار مهم

$T_3: Inst. Decode;$

* شماره یک سیل برای decode در حوالیم *

$T_4: MAR \leftarrow IR$

$T_5: MDR \leftarrow M[MAR] ; TMP \leftarrow ACC;$

این در T_4 قابل اجرا نبود چون bus اشغال شده بود

$T_6: ACC \leftarrow MDR;$

$T_7: MDR \leftarrow TMP;$

این ۲ با هم قابل اجرا نیستند

$T_8: M[MAR] \leftarrow MDR$

چون bus اشغال می شود.

⇒

سوال پایان ترم پیش

خیلی مهم

$CPI_2 < CPI_1$ یعنی اگر بیشتر شد بدتر است یعنی اگر $CPI_2 < CPI_1$ باشد
 بنابراین افتنا تا کردن این دستور را میسرنا است.

پس تعداد دستورات
 مادر این حالت ۹۴ شده است.

تعداد دستورات قبلاً ما
 ۴ - ۲
 ۲۵ - ۲
 ۱۵
 ۲۰
 ۴۶

اگر این ۲ برابر باشند دستور بعدی را بی خیال
 $skip_next = Ri, Rj$
 else, if
 می خورد.

می خواهیم مسیره داده و واحد کنترل آن را در پردازنده می MIPS ایجاد کنیم.

پس مسیره داده می آن خود را خود در پردازنده می ما وجود دارد.

دستور را
 دقیقاً این کار را می کند
 و محاسبه است با

$beq\ Ri, Rj, L_1$

استفاده از این دستور:

$skip_next\ Ri, Rj$
 $jmp\ L_1$
 $L_2:$
 $L_1:$

روش دیگری برای فراخوانی تابع وجود دارد که بصورت روبرو است:

این دستور $PC+4$ را در آدرس adr ذخیره کرده و PC را برابر $adr+4$ قرار می دهد.



مسیره داده می آن را می خواهیم رسم کنیم.

در نوشتن تابع، همیشه خاتمی اول تابع را خالی می کنیم (مهم نگذاریم) تا بعد از فراخوانی آدرس بردشت $(PC+4)$ را در خاتمی اول می نویسد.

در این فرم، صدا زدن تابع دیگر در تابع مشکلی ندارد ولی ایراد آن این است که اگر در خود تابع


در این فرم، صدا زدن تابع دیگر در تابع مشکلی ندارد ولی ایراد آن این است که اگر در خود تابع

در این فرم، صدا زدن تابع دیگر در تابع مشکلی ندارد ولی ایراد آن این است که اگر در خود تابع




تابع بعدی، همین تابع را صدا کنیم با مشکل می خریدم و آدرس بازگشت را از دست می دهیم.

Subject ما چون در حافظان دستورنمی توانیم بنویسیم ، آن را در حافظان متناظر در حافظان داده می نویسیم
 Date




برای این که PC را با $addr + 4$ قرار دهیم ، هم باید $addr$ ساخته شده را با 4 جمع کنیم و هم باید $addr$ آن را با PC برگردانیم که در بالا نشان داده نشده است.



قسمت بعد: دستور call Func

دخیره کردن آدرس برگشت تابع F



دقت سیستم نمایش عدد ما چیست؟ کو چگونگی نمایش ما بین دو عدد متوالی در کو چگونگی توان


اولیه عدد ما \emptyset - - -
 دومین عدد ما \bigcirc - - -
 کمترین $\frac{\quad}{\quad}$ دقت نمایش

$$\begin{array}{r}
 \boxed{S \mid E \mid M} \\
 \hline
 \emptyset \quad 0000 \quad 0000 \\
 1,0000 \times 2^{-7} \\
 1,0001 \times 2^{-7} \\
 \hline
 0,0001 \times 2^{-7} \\
 \hline
 2^{-4} \times 2^{-7} = 2^{-11} \Rightarrow \text{دقت ما}
 \end{array}$$

۱۱ بیت


مسئله بعدی :

۳ نوع دستور داریم : ۲ پرندی ؟
 ۱ پرندی ۴۰
 ۲ پرندی ۱۲۸
 فیلد آدرس پرند ۴ بیت است



اگر فقط ۲ پرندی داشتیم $2^8 = 256$ تا دستور خواهیم داشت
 ولی این با مقادیرهای این ۳ تا opcode و ۸ حالت آن را
 ۲ پرندی اختصاص نده

تعداد دستورات
 ۲ پرندی



مرحله به مرحله از بیشترین شروع کردیم و
 پایین آمدیم

$(2^4 - 4) \times 2^4 - 40 =$ دستورات باقی مانده
 برای ۱ پرندی

پس وقتی ۴ تا را کم کردیم بقیه
 می تواند ۴ پرندی اختصاص باید



$[(2^4 - 4) \times 2^4 - 40] \times 2^4 = 128 \Rightarrow$ تعداد دستورات ۲ پرندی


در این مسیر حل هر کدام از موارد می تواند جهول ما باشد مثل ۴۰، ۱۲۸ و ...

مسئله (فرض کنند ۵ بیت، تا آخرش را خواست) (با تا آخرش) که در شکل نشان داده ایم)!

"ما برای ۴ بیت حل می کنیم و ۸ بیت هم مساوی است."


حل درص بعد

Subject _____
Date _____



می توان فرمولی بر اساس بیشترین تأخیر جمع یا \Rightarrow بیشترین تأخیر $Cost$ برداشت آورد

مثال بعدی : قانون آمدال :



یعنی مثلا سرعت add، ۲ برابر نمی شود
تعداد پردازنده ها، k

T_s : بخش سریال برنامه (غیر قابل موازی سازی)

$$speedup = \frac{T}{T_s + \frac{T - T_s}{k}}$$

مثلاً :
۱۰٪ برنامه غیر قابل موازی سازی
۱۰ پردازنده

حدت سرعت ما $\left\{ \frac{T}{T_s} \right\}$ است (در مثال ما ۱۰ است) پس ما نمی آیم

$$speedup = \frac{1}{0.1 + \frac{0.9}{10}} = \frac{1}{0.1 + 0.09} \approx 5.26$$

تعداد پردازنده را الکی بالا ببریم چون از نیل جایی با بعد تأخیر ترم دوم در مخرج کم می شود پس باید توجیسی برای تعداد پردازنده ها داشته باشیم

در آزمون یعنی بل، نظر به آن را بیان کردند چرا تعداد پردازنده ها بیشتر باشد سرعت افزایش میابد ولی آمدال میگوید این گوناگونیست و دلیل آن این است که آمدال با واقعیت مطابقت ندارد چون در واقعیت T_s هم با افزایش پردازنده ها افزایش میابد ولی آمدال آن را در نظر نمیگیرد.

۹۲, ۹, ۹

۲. تکرار کار برای مقابله با Hazard در پایپ لاین

① حفظ وابستگی و تغییر سازمان پایپ لاین

② تغییر ترتیب خود دستورات برای از بین بردن وابستگی موجود در برنامه

①-۲ زمان بندی ایستا } static scheduling = با سورت آفلاین

②-۲ " " " " } Dynamic = با سورت آنلاین (در حین اجرای برنامه)

① جریان داده در برنامه } سه لحظه ۲ ویژگی اساسی برنامه

④ رفتار استثنایی Exception Behavior

از دید خود دستور پیش از تغییر ترتیب دستورات باعث بروز Excep شده است پس از تغییر ترتیب

دستورات باز هم باید باعث بروز Excep شود و برعکس

EXEP دارد. = پس این اشتباه است.

beq R1, R0, L1 } جلویی از (مثال)

lw R10, 0(R1) } دسترس لا آدرس 0

R1 = 0

lw R10, 0(R1)

beq R1, R0, L1

مثلا آدرس 0

مثلا آخری است

پردازنده با

این نتیجه می رسد Excep ندارد

لا با این کار


Performance این

بالا می رود

Raz

۲۲ وابستگی خروجی output Dependence

دستورهای در رجیستری من نویسد دستور نیز در همان رجیستری من نویسد در این صورت اگر دستور
 ز پیش از دستور اجرا شد مقدار نهایی این رجیستری اشتباه توسط دستور ز تعیین می شود.



دستورهای floating point = سیکل اجرای آن ها طولانی است و بنابراین نیاز داریم
 فایل طولانی می شود پس اگر بتوانیم این مشکل را رفع کنیم خیلی در زمان صرفه جویی کرده ایم
 وابستگی ما
 مثال: $div.d \quad F0, F2, F4$
 $mul.d \quad F10, F0, F8$
 ۱۷ سیکل طول می کشد
 ALU نیاز دارد

```
for(i=999; i != 0; i--)
    a[i] = a[i] + 5;
```

مثال

به تمام عناصر یک آرایه ... از اعداد ... مقدار ... را اضافه می کند.
 Stall همان

دستور دوم	دستور اول	تعداد سیکل های توقف
FPALU	FPALU	۳
"	sw	۲
Raz	FPALU	۱
"	sw	۰

کار مفید = خواندن + یکبار نوشتن → ایده آل ۳ سیکل

Date: _____

Subject: _____

برنامه محاسباتی (بیرون حلقه) : ۱ سیکل
 طول هر کسب
 = برای پیاده سازی حلقه نیاز به
 سه بار هاب داریم :

```

Loop: lw.d F0, 0(R1)
      add.d F4, F0, F2
      sw.d F4, 0(R1)
      addi R1, R1, -1
      bne R1, R0, Loop
  
```

این ۳ خط
 update of loop variables ①
 ② چک کردن شرط حلقه که پس از این ۳ سیکل و با بالا بردن
 دستورات مربوط به
 این ۳ خط
 در دستور بعدی روی R1
 من خواهیم تصمیم گیری کنیم
 پس یک سیکل توقف کنیم

این برنامه ۷ سیکل طول هر کسب با هم
 نسبت با ۳ با ایده آل خیلی دور است

```

Loop: lw.d F0, 0(R1)
      addi R1, R1, -1
      add.d F4, F0, F2
      sw.d F4, 0(R1)
      bne R1, R0, Loop
  
```

static sch. : ۷ سیکل
 با خاطر این است که یابار R1 - ۱ شده
 برای این که با جای اشتباهی نرود

```

for (i = 999; i != 0, i = i - 1) {
    a[i] = a[i] + 5;
}
  
```

چون در این جا جایی پذیرفتیم ۹۹۹ بار و ۱ بار
 ۱۰۰۰ بار پذیرد (i = 0) = ۱۰۰۰ بار پذیرد
 در همه حالت این است که کل حلقه را باز کنیم و معادلات

Loop Unrolling
 دستوری بیرون سریار بنویسیم
 که بزرگتر از حلقه

(باز کردن حلقه برای این مثال درص بعد)

Raz

Date: _____ Subject: _____

```

Loop: lw.d F0, 0(R1)
      add.d F4, F0, F2
      sw.d F4, 0(R1)
      lw.d F4, -4(R1)
      add.d F8, F4, F2
      sw.d F8, -4(R1)
      lw.d F10, -12(R1)
      add.d F12, F10, F2
      sw.d F12, -12(R1)
      lw.d F14, -20(R1)
      add.d F14, F14, F2
      sw.d F14, -20(R1)
      addi R1, R1, -4
      bne R1, R0, Loop
  
```

۲۷ سیکل برای ۴ بار صغیر
 $\frac{27}{4} = 4, 75$ سیکل

۴ دستور را انجام دادیم

Loop Unroll + static sch. (در این بدستمان با ۱۴ سیکل چون ۱۴ دستور داریم و این ۴ دستور بیشتر نیستیم)

```

Loop: lw.d F0, 0(R1)
      lw.d F4, -4(R1)
      lw.d F10, -12(R1)
      lw.d F14, -20(R1)
      add.d F4, F0, F2
      add.d F8, F4, F2
      add.d F12, F10, F2
      add.d F14, F14, F0
      sw.d F4, 0(R1)
      Raz sw.d F8, -4(R1)
  
```

۱۴ سیکل برای ۴ بار صغیر = ۳,۵ سیکل
 خیل ۳ ایدر آن نزدیک شد

Date: _____

Subject: _____

این کار حجم برنامه را زیاد می کند و در نتیجه حجم حافظه را بالا می برد

این کارها برای ^{باید} مراحل این بود و هر گاه پردازنده ای ساختیم برای بهبود عملکرد باید این ۸ مرحله ای باشند باید کل کامپایلر را از اول بنویسیم که خوب نیست

Register Pressure محدودیت تعداد رجیسترهاست

دینامیک scheduling در این مورد چون خود پردازنده تصمیم گیری می کند و نباید این مشکل در مرحله دوم یا کار را ندارد و همچنین حجم برنامه هم کم می شود و خود کامپایلر تغییر می کند

اجرای دستورات

پردازنده خالی

باید این را متوقف می کند

دستور Fetch می شود

این تمام دستورات جدیدی را نلایم دارد تا

جد برای ما زارد

این مشکل رفع شود تا

اگرند های آن خوانده شده در صورت عدم وابستگی دستورات اجرا می شود

پس باید این کنیم

در این هم structural و هم Data ما زارد را چون باید با حساب می کند پس باید این را در

پردازنده با اجرای خارج از ترتیب (out of order - exec) صورت متوقف می کند

واحد Fetch دستورات را از حافظه خوانده و در یک صف دستورات می نویسد

اگر یک دستور باید واحد اجرای نیاز داشته باشد و این واحد اجرا می شود

Structural Hazard

راهی برای نداریم

توقف باید این

Raz

مشکل سخت افزاری

Date: _____

Subject: _____


۷) اگر یک دستور ایندازم برای اجرا را نداشت باشد نیاز به توقف یا پدیده لاین نیست در این حالت

دستورات بعدی می توانند (در صورت فراهم بودن ایندها) اجرا شوند؛ در واقع دستور قبلی منتظر

حاضر شدن ایندهای خود است. باید واحدهای اجرایی متعدد باشد تا کارهوازی را بتوان انجام داد.

از آنجا که مسیر داده را برای اجرای دستورات خارج از ترتیب رسم می کنیم (برای این که بتوانیم این کار را بکنیم گفتا شد که باید چند واحد اجرایی داشتیم) R_{i+1}, R_{i+2}, \dots

برای صورت بدون دیگرام یاد واحد fetch این را خوانده و در این صف قرار داده. صف دستورات



copy از این هم از مسیرهای I و II در RS copy می شود.


سایر RS می تواند متفاوت باشد (در ضمن می توان از ALU های پیشین استفاده کرد ولی پیچیدگی سخت افزاری

Raz (بالا می رود) که گذر هم پیچیده می شود.

Date: _____ Subject: _____

① اگر RS مربوط به یک واحد اجرایی نباشد، Structural Hazard رخ می دهد و باید لایه متوقف می شود

② در غیر این صورت آن را با همراهی ایندهای مورد نیاز در RS مربوطه ذخیره می کنند issue



- F0
 - F2
 - F4
 - ⋮
 - F30
- کدام دستور این رجیستر را عوض می کند

منفذ دستوران

من خواهیم این دستور را در مسیر داده قبل چنانچه مراحل را ببینیم

- l.w.d F4, 32 (R1)
 - l.w.d F2, 40 (R2)
 - mul.d F0, F2, F4
 - sub.d F1, F4, F2
 - div.d F1, F0, F4
 - add.d F4, F1, F2
- وابستگی داده ای

Raz

فرض من نسیم هر 2 تا دستور ابتدا در RS ها ، issue می شوند و بعد با ترتیب شروع با اجرا شدن می کنند (براه مادی) در محل این نوشته و بلافاصله اجرا می شود

Date: _____ Subject: _____

Name	Busy	op	Vj	Vk	Qj	Qk	A
Load1	YN						R1FF
Load2	YN						R2FF
Add1	YN	*	Load1	Load2	*	*	
Add2	YN	+	Add1	Load2	1	1	
Mul1	YN	*	Mul1	FF			
Mul2	Y	÷	Mul1	Load1		1	
Mul3							

تغییرات پس از اجرای دستورات با ترتیب است. (خودکار مشکی، همان دستورات اولیا است)

- F0 Mul1
- F2 Load2
- F4
- F4 Load1 Add2
- F8 Add1
- F6 Mul2
- F12
- F14
- F16
- F18
- F20

تلاش کنیم یک copy در Vj و Vk از اتفاق افتادن
 Hazard را برای کار از Name ها بود جلوگیری می کنی
 چون ما ذخیره ای از مثلا F4 را داریم
 با این معنی است که اگر در هنوز حافظه نیست
 و با هم می کنند تا دستور بعد تمام شود و سپس نتیجه ای
 آن را بهش طبق Load2 در Vj ذخیره کنی
 چون یک copy از F4 در RS ها هم علاوه بر F-P داریم و نیاز به
 update در باره نیست

به چون C.C. & sub آن کمتر است پس زودتر اجرا می شود و بعد Add اجرا می شود و بعد Mul
 و بعد div پس ترتیب اجرای دستورات تغییر می کند


* با این روش score wording هم می گویند

پایان طرازی بردارنده با صورت Raz
 پایپ لاین

cache, main Mem

اگر دیتا در Cache بود دیگر با سرانگ M.M نمی رویم
 در این جا مهم با هم تا هم کنند


Date: _____ Subject: _____



دسترسی موازی دسترسی سریال
 زمان دسترسی پایین
 زمان دسترسی بالا
 مناسب تر از معرفن پایین
 مناسب تر از معرفن بالا
 انواع دسترسی با حافظه گتاشده با معرفن پایین سریال در نظر می گیریم
 (سریال):


$$t_{eff} = h_1 t_1 + (1 - h_1) [h_r (t_r + t_1) + (1 - h_r) (t_c + t_r + t_1)]$$

effective




حالا $h_1 = 1$ اگر

$$t_{eff} = h_1 t_1 + (1 - h_1) [h_r t_r + (1 - h_r) t_c]$$



موازی =
 سطوح cache هر تواند بیش از یک باشد، به شرطی که درخت قبل از M.M افزوده شود



برای یک cache داریم:
 بردارنده
 $adr \rightarrow \begin{cases} hit \\ miss \end{cases} \Rightarrow f(adr) = \begin{cases} 1 \rightarrow hit \\ - \rightarrow Miss \end{cases}$


Raz

Date: _____

Subject: _____

سازماندهی حافظه در Cache :

① سازماندهی مستقیم Direct Mapping



Cache همیشه از حافظه اصلی کوچکتر است.

اصلی n کیوبیتی k \Rightarrow $n > k$ کیوبیتی



تعداد بایتها
 { تعداد بایتها $\text{cache} \pmod{\text{cache}} = \text{آدرس حافظه اصلی} = \text{شماره ی جلوه مورد نظر در cache}$

000	= tag	000	mod	1	تعداد بیت های مورد نیاز برای آدرس در cache از سمت راست
001	=	000	mod	1	راست آدرس حافظه اصلی جدا کرده و آن را index
111	=	000	mod	1	من نامیم (در این جا cache)
000	=	000	mod	1	1 خانه داریم 0 یا 1 بیت نیاز داریم
000	=	001	mod	1	
000	=	001	mod	1	در بین tag آدرس های که در حافظه اصلی قرار می خاند cache دارند با هم فرق دارند

Raz

وقتی که کوئید cache با FMB است گنجایش بخش Data فقط می باشد و سر بار در آن محسوب نمی شود

Date: _____ Subject: _____



$$\text{Rate} = \frac{\text{Hit}}{\text{Rate}}$$
 تعداد H ها
 دسترس با فقط

Raz

یعنی ۲۲ بیتن قسمت با ۲ بیت جوازون و Inten و tag

Date: _____ Subject: _____


مثال: در پردازنده MIPS یک cache با گنجایش ۴ MB در اختیار داریم میزان

word چنان ما مساویست

$$\frac{4MB}{4} = 1M(w) = 2^{10} \times 2^{10} \times w = 2^{20} w$$

سر بار cache را حساب کنید

خط آدرس cache



تعداد نایابی

$$2^{10} (1 + 10) = 11 \text{ MBit}$$

برای پیاده سازی این cache

با این تعداد بیت سر بار برای مدیریت آن نیاز داریم.

direct Mapping خوب است و ارزان هم هست ولی ما همان آدرس های با Index یکسان را در یک جا نگذاشته ایم. برای سیستم زیر خیلی بد است. در طایقی که ما ترانسیم آن را مثلا در ۱۰۰ قرار دهیم و در یک بلوک خاص Map کنیم.

- M 0 00000
- M 1 01000
- M 0 00000
- M 1 01000
- M 0 00000
- M 1 01000
- M 0 00000

این می تکرارن خود با مناسب نیست

Tag	MEM	MASK
0	0001	
0		
0		
0		
0		
0		
0		

پس با سر آغ بندی می رویم


تلاش شد شریک پذیری کامل "Fully Associative" به Content Addressable Memory (CAM)

در این جا هر آدرس در هر بلوک cache می تواند بنشیند و ما باید با صورت سوازی بتوانیم در cache جستجو کنیم چون در هر کدام از خاناتهای آن می تواند باشد و اگر بخواهیم یک یک (سوال)

Raz

جستجو را انجام دهیم و چشمانک می شود.

Date: _____ Subject: _____



درام data را برسییم (در قبل این مشکل را نداشته ایم) S_0 تا S_{n-1} در واقع وقتی می شود hit باشد در هر لحظه فقط یک and می باید است چون هیچگاه 2 خانگی حافظی یکسان در cache وجود ندارد چون ما خودمان داده را در cache قرار می دهیم و اول search کنیم تا آن داده داخل cache نباشد و سپس data را قرار می دهیم.

چه روشی؟ Fully As. \Rightarrow وقتی M رفتار آنرا \Rightarrow چون! سوره خوانه مبارک

cache قرار می دهیم.

	r	Tag	Data
M 0 00000	00	00111	M[6]
M 1 00000	01	00111	M[7]
M 0 00101	10	00101	M[8]
M 0 00000	11	00110	M[4]
M 4 00110			
M 4 00111			

از بین این ما 01
10 افسرد کمتر
استفاده شد
است.

Raz 00000
H M

Date: _____ Subject: _____

وقتی که در سیستم هادی خالی cache پر هستند نام را بیرون اندازیم:



Replacement policy: سیاست جایگزینی

1/ * * FIFO → اولین (اولین) این می گوید آن آدرس را که زودتر آمده بیرون برود از هم زودتر

2/ * * LRU → Least Recently Used این می گوید آن را اخیراً کمتر استفاده شده است که اخیراً کمتر آن دسترس داشته ایم آن را بیرون بینداز

* معمولاً LRU بهترین است

۹۲، ۹، ۱۸



Raz

Date: _____ Subject: _____

مثال) در این جام خواهیم \Rightarrow داده‌ها را که خواهیم جستجو کنیم \Rightarrow AR

0	0	1	0	1
---	---	---	---	---

 داده‌ای را جستجو کنیم تا آید
 به سمت راست آن 101
 است \Rightarrow kR هر کدام از
 بیت هایش منفر باشد آن بیت
 در AR را skip می‌کنیم
 یعنی کد پس طبق این قاعده 3 تای اولی
 Match هستند در MR، یک شده‌اند.

0	0	1	1	1
---	---	---	---	---


1	0	1	0	1
1	1	1	0	1
0	0	1	0	1
1	1	0	0	1
1	1	1	1	1
0	1	0	0	1

Match بودن منفر نشان می‌دهد
 Match بودن ستون را نشان می‌دهد

$$M_{i,j} = kR_j + (AR_j \oplus Q_{i,j}) \oplus (AR_j \oplus Q_{i,j})$$

یعنی همان داده‌های یک سطر باید Match باشد
 $M_{i,j} = \text{AND } M_{i,j-1}$ اگر یک مقدار kR سطر
 بود ستونش را نیز خواهد
 برای Match بودن با AR یک کپی

مجموعه‌های انجمنی Set-Associative (تقریباً تقریب آتای قبل است) تعداد بلوک‌های داخل یک مجموعه



ابتدا یک مجموعه را
 انتخاب می‌کنیم سپس
 در آن مجموعه با صورت
 موازی جستجو می‌کنیم

بقیای مدارش یعنی OR و \Rightarrow

Raz مثل مدار مدل (2) است و همچنین سیاست جایگزینی هم با یکی از آدرس‌ها نشان شده داریم.

Date: _____ Subject: _____

مثال) یک حافظه ۳ بایتی داریم در هر بار تکرار آدرس ۴۴ تا ۴۷ تولید می شود. یک cache با فضای ۴ بایتی داریم.

Direct Mapping (الف)

Fully Ass. (FIFO) (ب)
سیاست جایگزینی در صورت نیاز

برای یافتن نتایج حافظه باقی مانده را ۴۴ را می یابیم.


Miss

2-way set Ass. (FIFO) (ج)

0 M M M, 0 M M M, 0 M M M

1 M M M, 1 H M H, 1 H M H

2 M M M, 2 H M H, 2 H M H




40 M M M, 40 H M H, 40 H M H

44 M M M, 44 M M M, 44 M M M

M[40]
M[41]
M[42]
M[43]
M[44]
M[45]
M[46]
M[47]

$$\text{Hit Rate} = \frac{2 \times 44}{3 \times 48}$$

فیفو طبق M[44] در ابتدا



چون FIFO سیستم پس عمل Miss
میشوند (جای اولین وارد شده قرار می گیرند) زد تروارند

$$\text{Hit Rate} = \frac{0}{3} = 0$$


Date: _____ Subject: _____

	M[10]	M[15]	
8	M[17]	M[22]	
1	M[3]	M[8]	
31	M[31]	M[40]	


در این روش Mod ۳۲ را حساب می کنیم.

$$\left\{ \text{Hit Rate} = \frac{2 \times 42}{3 \times 48} \right\}$$


با صورت دیگر:



Direct Mapping
(با سرانجام یک بلوک خاص می رویم)




Fully Ass.
(جستجو با صورت موارد)



Set Ass.
در یک مجموعه از بلوکها با صورت موارد جستجو می کند.

نقش کاغذی نهایی در نوشتن: (Cache) (Cache)

Raz



نگارخانه‌سازی cache (cache inconsistency) :

اگر محتویات یک حافظه اصلی با یکی متناظر آن در cache یکسان نباشد، ما گوئیم نامساوی‌سازی
 cache رخ داده است.

برای رفع مشکل بالا: writing policy

① write Through: هر نوشته در cache با برنامه کردن پس آن در حافظه اصلی همراه شود. این کار استفاده از cache را بی‌معنی می‌کند و سرعت را بسیار پایین می‌آورد چون دوباره باید بطور مرتب دسترسی با حافظه داشته باشیم.

له این رفع این مشکل یک بافر با سرعت cache قرار می‌دهند [البته این بافر بیشتر کاربرد اختلاقی سرعت ایجاد می‌شود ولی چون دسترسیات Store کم است مشکلی ایجاد نمی‌شود]

این

	آدرس X
	داده 500

② write Back: فقط با برنامه خارج شدن محتویات یک بلوک cache؛ پس آن را نه در حافظه اصلی با برنامه می‌کنیم. این نامساوی‌سازی را می‌پذیرد ولی در موقع نیاز آن را رفع می‌کند یعنی تا زمانی که از cache می‌خواهیم مشکلی پیش نیاید چون داده update شده را داریم ولی وقتی می‌خواهیم محتویات cache را خارج کنیم ممکن است این داده را از دست بدهیم پس آن را با حافظه اصلی منتقل می‌کنیم.


Raz

Date: _____ Subject: _____

Multi-core این ناسازگاری در Multi-core رخ می دهد


① Message Passing

② Shared Memory در این جا مشکل می خوریم



اصلی و locality زمانی پس از این موارد با سرانغ اصلی locality مکانی می رویم: (بنابر این علاوه بر بلوک اصلی خاناتان جاوردش را هم بر می داریم و می آوریم) = تفاوت این روش با روش Set Ass. در Set هر بلوک جداگانه بررسی می شود (مثلاً در یک جیبوعا هر بلوک یک و دو دارد ولی این جایی

مثلاً هر 4 بلوک یک و 4 دارند) = در این جامع با هر یک از سروردش set و fully direct Mapping در این جامع با هر یک از سروردش direct Mapping توضیح می دهیم



Raz

Cache (مکان) \downarrow

Index	Tag	W_3	W_2	W_1	W_0
000 (000) 0 M	000	M[3]	M[2]	M[1]	M[0]
000 (010) 2 H	010				
000 (011) 1 H	011	M[3]	M[2]	M[1]	M[0]
000 (100) 10 M	100				
000 (101) 9 H	101				
000 (111) 3 H	111				

دستگاه را 4 تا بی هستند پس این ترتیب مهم است

Hit rate = $\frac{4}{6}$

در 2 با locality مکانی خیلی کاربرد دارد. بران دسترس با داده های یک آرایه و بعدی هم جایی است. Instruction های داریم که دستور پرش نخورد ایم چون instruction ها ترتیبی اجرا می شوند خیلی کاربرد دارد.

له با همین دلیل Data Cache و Instruction Cache میولا داریم.

۹۲، ۹، ۲۵

$$T = 42^{ns}$$

ف = ۵ GHz با CPI = ۱.۰۰
 زمان یک پردازنده با
 ↑ زمان دسترسی های حافظه و منتظر آمیز باشد (طول اجرای داده)

حافظه اول : $t = 10ns$ زمان دسترسی
 level 1

Miss Rate = ۲% ، L1 cache

$t = 5ns$ ، Miss Rate = ۰.۱% ، L2 cache

م.م. خواص جدید با cache ، کار این حافظه را افزایش می دهد

$$CPI = CPI_{Ideal} + \text{Memory-stall clk cycles Per Inst.}$$

M.M. \uparrow $\frac{100^{ns}}{0.2^{ns}} = 500 C.C.$
 Main Memory

این دستور را طور متوسط ۱۱ سیکل کلاک می برد
 طول م.م. $CPI = 1 + 500 * 2\% = 11$
 در L2 در ۲٪ موارد نیست پس به سراغ M.M.

در حالت وجود L2 $\frac{5ns}{0.2^{ns}} = 25 C.C.$
 جزای دسترسی به L2

$$CPI = 1.0 + \underbrace{2\% * 25}_{\text{جزای دسترسی به L2}} + \underbrace{0.1\% * 500}_{\text{جزای دسترسی به M.M.}} = 4.0$$

در L2 cache نیست به سراغ M.M. می رود
 M.M. در ۰.۱٪ موارد نیست به سراغ L2 می رود


$$\Rightarrow \text{Speedup} = \frac{11.0}{4.0} \approx 2.75$$

Raz

Loader در سیستم عامل، برنامه را در حافظه قرار می دهد.

Date: _____ Subject: _____


"Virtual Memory"




فضای آدرس دهی مجازی برنامه P_1 فضای آدرس دهی مجازی برنامه P_2

ما سه خواص جالب داریم که این آدرس مجازی را با آدرس واقعی (فیزیکی) در حافظه اصلی تبدیل کنیم.

۱. jmp. در برنامه P_1 می خواند با ۱۰۰. برنامه خودش (P_1) پیدا کرد در P_2 هم همین طور پس باید ملاحظه باشد که در حافظه اصلی شروع برنامه را نگذارد و بگذارد با ۱۰۰ در برنامه P_1 پیدا کرد.




ترجمه



صفحه Page
تکه / منطقی
حافظه مجازی و
اصلی با آن تقسیم
شده اند.

در این ترجمه، آفست عوض نمیشود ولی شماره صفحی تغییر میکند.

Virtual Page	P_1	VP_0
		VP_1
		VP_2
		VP_3



PP_0	ϵk
PP_1	ϵk
PP_2	ϵk
PP_i	
PP_j	


حافظه فیزیکی اصلی
Physical page i

Raz

ارتباط بین M.M. و این برنامه‌ها ما نرم افزاره است و با سیستم عامل است. له در حال کار ارتباط بین M.M. و cache فیزیکه و سخت افزاری بود.

Subject _____
Date _____

یک table ای بران این تبدیل (ترجمه) وجود داره:




مثلاً با یک virtual page دسترسی پیدا کنیم تا هنوز در Page table ، Map نشده باشد با شد page fault رخ می دهد و سیستم عامل این Mapping را اول انجام می دهد و آن را مدیریت می کند و entry مربوط به آن را set می کند.

مشکل این جا این است که cache با M.M برابر این قرار داده بودیم تا سرانجام M.M برویم و این جا برای این لا آدرس مورد نظر را در cache جایزیم جورییم یک بار با سرانجام M.M برویم و آدرس را بیجا زیم و سپس با سرانجام cache برویم و اثر دو آدرس data نبود دوباره باید با سرانجام M.M برویم تا این جا جفا است و خیلی بد می شود پس یک cache دیگر داریم با نام TLB تا این مشکل را حل کنیم.

Translation Look Aside Buffer (TLB) معمولاً سایرین کوچک دارو با همین دلیل معمولاً Asso. fully

له یک cache خاص فقط بران نگه دارن بخش از PT لا زیاد مورد استفاده قرار می گیرد. (پس ابتدا آدرس را در این جا جستجو می کنیم و اثر در این نبود با سرانجام حافظه اصلی و PT من رویم)


Subject _____
Date _____



حالت باسراغ پردازش Multi-core می رویم:
Instruction Level parallelism (ILP)
پایه لاین - افزایش فرکانس برای افزایش کارایی پردازنده ما

Subject

Date



Power wall } این افزایش فرکانس با
 Mobile } افزایش حرارت همراه بود
 پس و در حقیقت یک برد چسب از یک
 پایه با بعد این روش و با متوقف کردن
 ما با سراغ زیر رقیبند

Memory wall

با این کار فرکانس را با لا ببریم از چند برابر دانه با فرکانس که استفاده کنیم

Task
 Thread
 Level
 Parallelism
 (TLP)

clk	لا و این	توان مصرفی	میت
1	1	1	بر دانه بالا
1.2	1.18	1.4	20% overclock
0.8	0.8	0.58	20% underclock
0.8	0.8	0.58	20% "
	1.2	1.12	

یعنی با افزایش 1.2 درصد توان مصرفی با این 20% افزایش یافت
 پس این روش با مراتب بهتر است

که این با تنها کسی که کار است، بر نماند نویسنده است

Flynn's Taxonomy

جدول در من بعد

Subject _____
Date _____

کاربرد زیادی دارد = برای برنامه‌هایی که کار زیاد تکرار می‌شود یا طور مشابهی عمل می‌کنند.

Single Multiple

single Inst. Multiple Data stream

- ① SISD پردازنده‌های عددی
- ② SIMD پردازنده‌های برداری

مثلاً پردازنده‌ی CSX 700 (با ۱۹۲ الیمن پردازشی) برای مبنای باطوری خاص طراحی می‌شوند.

$$a = (a_1, a_2, \dots, a_n) +$$

$$b = (b_1, b_2, \dots, b_n)$$


③ MISD X: کار بردندارد و ساختنی نبود

④ MIMD: در این همان TLP هست.

Multicore: پردازنده‌های روی یک تراشه قرار دارند.

Multiprocessor:


یک سیستم کامپیوتری با بیش از ۲ پردازنده



برای ارتباط این ۲ تا ما نیاز داریم.


① Message Passing Multi-processor

LM: Local Memory




② shared memory Multiprocessor (SMP)

ارتباط بین Processor ها (مثلاً تقسیم مشکلی دارند) ابتدا نیازهایی برای رفع آن وجود دارد.



زمان دسترسی با حافظه برای همه پروسسورها یک است.
UMA (unified Mem. Access) است.
این، اینگونه نیست Non-UMA ⇒
یعنی زمان دسترسی با یکدیگر نیست. ⇒ دسترسی دارند با LM. بعدی با دقیقاً.
مثلاً هر پروسسوری با LM خودش زودتر
C جاساس بعد کار این پردازنده ها را بررسی می کنیم.

۹۲/۹/۳۰



Subject _____
Date _____


زمان	event	مقدار X در cache ۱	مقدار X در cache ۲	مقدار X در حافظه
۱				
۲	P_1 مقدار X را میخواند	۱		۱
۳	" " " " P_2	۱	۱	۱
۴	" " " " P_1 مقدار X را میخواند	\emptyset	۱	\emptyset
۵	P_2 مقدار X را میخواند له لا اشتباه است چون P_2 ، X خود را از یک مغز تغییر نداده			

① Directory Based : همای cache ها داده ای لا با صورت کی دارند در جایی
مشکل پانا اشتراک می گذارند و هر وقت عوض شد هم می فیند.

② Snooping : همای Cache ها این لا یکدیگر را داده را دارند همواره باس را نظارت می کنند تا اگر
در یک P داده عوض شد و آپدیت شد آن هم داده ی خود را عوض می کند.
(۲-۱) write update

(۲-۲) write Invalidate این هم مانند بالا همواره نظارت می کنند و وقتی یک P، آن کی را آپدیت کرد، این یک بیت ولید
خود را مغز می کند پس هنگامی که P_2 خواست X را بخواند از shared mem لا آپدیت شده است می خواند
(از پایین لا بالا بیشترین کاربرد را دارند)

Amdahl's Law: قانون آمدال:




Subject _____
Date _____

$s = 1.7, k = 1 \Rightarrow \text{speed up} = \frac{1}{\frac{0.1}{1.7} + \frac{0.1}{1.0}} = \frac{1}{0.19} = 5$

$k = 100 \Rightarrow \text{speed up} = \frac{1}{\frac{0.1}{1.7} + \frac{0.1}{100}} = \frac{1}{0.11} \approx 9.1$

بعضی جای برابر
Gain ای کار سرعت
دست آوردیم خیلی کم است

و اصلاً قابل توجه نیست.




Linear speed up

↳ مقدار تسریع k پردازنده

آمدال فرض می‌کند طول مسأله ثابت می‌ماند در طایفه‌ها و واقعیت این‌گونه نیست پس داریم:

Gustafson's Law

طول مسأله بیشتر می‌شود
سر یال




$\text{speed up} = s + (1-s)k$

که اگر خیلی کوچک باشد

Linear speed up می‌تواند رخ دهد ولی در قانون آمدال این امکان پذیر نبود.

در بعضی شرایط خاص $k > \text{تسریع} \Rightarrow \text{super Linear speedup}$: پردازنده


می‌تواند اتفاق افتد.



زمان انتظار برای P_1 : $T_1 = 1$ زمان اجرا + Miss

P_2 و P_1 : $T_2 = 2$ زمان اجرا + \emptyset

پس میزان تسریع از ۲ برابر بیشتر شد.



در صورت پردازش موازی زمان برای sweep و swap نیاز ندارد.

Subject _____
Date _____

مثال: جمع ۱۰ میلیون اسلاید و جمع ۲ متریس ۱۰*۱۰، ۱۰۰*۱۰۰ پردازنده
سرکال
بزرگ شدن ابعاد مسئله

پیش از موازی سازی: $T_1 = 10t + 100t = 110t$

موازی با ۱۰ پردازنده: $T_2 = 10t + \frac{100t}{10} = 20t$ speed up $S = \frac{110t}{20t} = 5.5$

" ۱۰۰ " " : $T_3 = 10t + \frac{100t}{100} = 11t$ خواصی تسریع ۱۰ ۵۵%
محقق شد

$S = \frac{110t}{11t} = 10$ ۱۰% خواصی تسریع ۱۰۰ (یعنی هر خواصیم سرعت ۱۰ برابر شود) این بهتر است.

حالت با قانون Gustafson مورد بالا را بررسی می کنیم (گستاوسن می گوید هم زمان با افزایش پردازنده ها، پیچیدگی راهم بالا بیرون طول مسائل راهم بزرگ کن تا تسریع بیشتر شود) ابعاد

پیش از موازی سازی: $T_1 = 10t + 10000t = 10010t$

موازی با ۱۰ پردازنده: $T_2 = 10t + \frac{10000t}{10} = 1001t$

$S = \frac{10010t}{1001t} = 9.99$ ۹۹%

" ۱۰۰ " " : $T_3 = 10t + \frac{10000t}{100} = 110t$

پس این درصدها بسیار بهبود یافت

$S = \frac{10010t}{110t} = 91$ ۹۱%

و آن را در بزرگ کردن پس خیلی قابل موازی سازی نیست. معمولاً با I/O ها مربوط است. ⇒ بخش سرکال ابعاد مسئله را نمی آوریم.

تسریع خوب بزرگ کردن ابعاد مسئله با دست می آید.

Subject _____
Date _____

Load Balancing (توازن بار)

$\frac{P_1}{P_2} = \frac{t_1}{t_2}$ \Rightarrow در خواصیم ببینیم speed یعنی توازن بار نداریم
 به چه میزان تغییر می کند \Rightarrow هر کدام $\frac{100}{9}$ می رسد

مثال) مثال قبل با ۱۰۰ پردازنده باید پردازنده ۲٪ بار و باقی ۹۸٪ در دسترس باشد


$$100,000 \begin{cases} 2\% \Rightarrow 200 \\ 98\% \Rightarrow 9800 \end{cases}$$

$$\text{زمان پس از موازی سازی} = 10t + \text{Max} \left(200t, \frac{9800t}{99} \right) = 210t$$

$$S = \frac{1000t}{210t} \approx 48\% \text{ نسبت به ۹۱٪ قبل اوجاف بهتر شد}$$

مان برنامه ای که در هارد دیسک نوشته ایم و دنباله ای آن \Rightarrow توسط پردازنده اجرا می شود

- برنامه موازی:
- Multi-process
 - Multi-Thread




فضای آدرس دهی اشتراکی (فضای مشترک) حافظه ای ندارند و هر کدام
 فضای آدرس دهی مخصوصی با خود دارند و
 نیاز برای برابری صرف کردن با هم با message passing
 نیاز دارند.

Inter-Process comm (IPC)

Process ها فایل سنج هستند و OS نیاز دارد بر زبان درستی اشتراک دهد

Subject _____
Date _____


در مقابل قبل قرار دارد و سبک وزن تر است و OS نیاز به سر بارهای Multi-Threads زیاد ندارد.



create 2 threads

در main با ایجاد 2 thread نیاز داریم main آن 2 را ایجاد کند و خودش هم از بین نرود (در طایف با قابلیت kill می شود) که نسبت با مقیاس تفاوتش در فضای آدرس دهی اشتراکی است. که از لحاظ خوبی است و از لحاظ امنیتی مثل قبل بر است.

thread 1,



thread 2



برای ذخیره/لود کردن حالت ترد در پردازنده


که مقدار تغییرات داخل رجیسترها

رجیسترهای خاص PC و SP و ...

وقتی CPU از thread گرفته می شود یا با آن تمام شده یا IO آمده است.


① ساده

حالت در یک مایکرو ذخیره می شود
سه در هر لحظه یک thread داخل پردازنده است.



5/2/2020

② Hardware Multi Threading (Hyper Threading)





تفاوت این با قبل در این است که در قبلی پس از انجام T_1 پردازنده متوقف می شود تا T_2 را بگیرد و T_1 را تحویل دهد. در این جا این توقف نداریم چون پس از اجرای T_1 با صورت سخت افزاری با T_2 سوئیچ می کنیم و EX در همین حالت T_1 را عوض می کند و با همین ترتیب ادامه می دهد و این هم زمان چون در هر لحظه فقط یکی می تواند اجرا شود چون فقط یک واحد محاسباتی داریم.

هم زمان

③ Multi-core

ترکیب ۲ و ۳



۴ ترد هم زمان در پردازنده هستند و ۲ تا با صورت هم زمان اجرا می شوند.

شکل ۱۵ ام

این خوب است چون اگر یک هسته با فرد دیگری خراب باشد cache خود را با هسته ای می دهد و عملی در اول آن را بالا نمی برد چون cache آن بنویس شده است.

۴ هسته داخلی core-i7 هر هسته ۲ تا نزدیک

① coarse grained swip / coarse grained

② fine swip / fine

Multi core پایان

Subject

Date

۱۳۵

Subject

Date

۲ Har.

برای دستگاه های I/O کدامان پذیراست

① polling سرکشی

② Interrupt اندک بلا Device I/O درخواستی وقتاً CPU راتلف می کند


③ Direct Memory Access (DMA)

حالتی است که خواهم حجم زیادی را بین حافظه و I/O مبادله کنیم

که در پردازنده در م. انتقال است

پس وقت زیادی از پردازنده پس این مورد تلف می شود

بنابراین باید دستگاه ارزان قیمت با نام DMA controller قرار می دهیم و پردازنده را از این وسط کنار می کشیم و پردازنده فقط DMA کنترلر را تنظیم می کند و وظیفه انتقال بر عهده DMA است



پردازنده وقتی اطلاعات بین حافظه و I/O منتقل می شود باز کار بر راند و وقتی توان از آن استفاده کند کار با هم پردازنده متوقف می شود ولی در این حالت کار پردازنده را انجام می دهد و وقتی این وسط کار می نداشت با I/O کار می کند

۹۲ / ۱۱ / ۷

مثال پردازنده با فرکانس کاری ۵۰۰ MHz

این زمان برابر تقصیل می کند

* سرکشی : ۱۰۰ طول هر کثیف (برنامه های سرکشی مربوط)

له
Polling

* ① Mouse : ۳۰ بار سرکش در ثانیه

* ② Floppy Disk : واحدهای ۱۳۰ بیتی نرخ انتقال ۵۰ kB/sec

* ③ HDD : ۴ MB/sec ، بسته های ۴ کلمه ای

متوسط زمان هر دستور = ۱ = CPI فرقی

$$① \quad 30 \times 400 \text{ C.C.} = 12,000 \text{ C.C.} \quad \text{سر بار} = \frac{12,000}{500 \times 10^6} = 0.002\%$$

این زیاد مهم نیست یعنی

$$② \quad \frac{50 \text{ kB/sec}}{4 \text{ B/polling}} = 12.5 \text{ k polling/sec}$$

این میزان از زمان CPU تلف می شود

$$\text{سر بار} = \frac{12.5 \times 10^3 \times 400}{500 \times 10^6} = 1\% \quad \text{این هم تا حدی قابل قبول است}$$

$$③ \quad \text{سر بار} = \frac{4 \text{ MB/sec}}{12 \text{ B/polling}} \times 400 = 133.33\% \quad \text{این خیلی واقعا قابل تحمل نیست}$$

۲۰٪ زمان CPU تلف می شود
 که برای این Polling برای device های کند مناسب است چون Polling باید برنامه ای سا در امکان پذیر است و در device های با حجم اطلاعات انتقالی آن ها زیاد است سرکش مناسب نیست

روش وقفه : برای سرویس وقفه ۵۰۰ C.C. برای هر انتقال سه بار در دیک در ۱۰۰۰ موارد داده این برای ارسال دارد

$$\text{سیکل ها در ثانیه برای} = 250 \times 500 = 125 \times 10^6 \text{ cycle per second}$$

در روش قبل ما باید همیشه سرکش را انجام دهیم چون هر دائم device کن اطلاعات را می فرستد
 ولی در روش وقفه فقط زمانی که ما خواهیم اطلاعات را انتقال دهیم با سرخ آن سرویس است

$$\text{سر بار} = \frac{1\% \times 125 \times 10^6}{500 \times 10^6} = 0.25\% \Rightarrow \text{این درصد قابل قبول است}$$

که بنا بر این اگر حجم اطلاعات ما زیاد باشد روش وقفه از روش سرکش خیلی بهتر است

Subject _____
Date _____

روش DMA :

* تنظیم DMA در شروع کار: ۱۰۰۰ سیکل
 و interrupt آن را با ۱٪ در حال داده‌ها داشته‌است.
 * وقت در انتقال: ۵۰۰ سیکل


* هارد دیسک: ۴ M.B/sec
 در حال ارسال اطلاعات $\approx 100\%$ در زمان بهترین حالت می‌باشد

* هر انتقال DMA: ۱ k.B (داده را جابجا می‌کنیم)

$$\frac{1 \text{ k.B}}{4 \text{ M.B/sec}} = 2 \times 10^{-7} \text{ second}$$


$$\frac{(1000 + 500) \text{ cycle/transfer}}{2 \times 10^{-7} \text{ sec/transfer}} = 7500 \times 10^6 \text{ cycle/sec}$$

تازه ما فرض کردیم این بهترین حالت باشه \Rightarrow خیلی مناسب است $\approx 0.2\%$
 در حالی که هارد دیسک در 100% موارد انتقال اطلاعات انجام می‌دهد.



هر استاندارد بوسی یک timing مخصوص با خود دارد برای گذاشتن داده و ...


که در آن اعمی مکانیزم دسترس چند وسیله با یک بوس را بررسی کنیم:



* centralized: یک داور بوس داریم که با آن می آید و برای هر اولویت ها بوس را با یک وسیله اختصاص می دهد. مشکل آن این است که اگر وسیله ها زیاد شود طرا من داور بوس مشکل می شود.

Paisy chain:

* Distributed



Request تولید می کند

موقعیت فیزیکی این device ها از وسیله ای که داور بوس را انجام می دهد اولویت را مشخص می کند

در این با پردازنده با اولویت اول و سپس حافظه و سپس IO چون Grant اول با پردازنده می رسد و اگر پردازنده Request داده باشد بوس را در اختیار می گیرد و اگر آن را با حافظه بوس می دهد و همین طور تا انتها می رود

پس در این با داور بوس صورت مترکز نیست و همین وسیله ها هم داور بوس را انجام می دهند و Distributed داور انجام می شود و وسیله ها داور هم بسیار ساده است (مثلاً در این با یک لیت Not)

۲)

Subject _____
Date _____

مثال) سترون 50^{ns} : clk
آسترون 40^{ns} : Handshake

حافظه $t_{Acc} = 200^{ns}$ ؛ ۳۲ بیت اطلاعات در هر دسترس با جاها می شود.
من خواهم انتقال حافظه را با این ۲ بایت بر روی منایسا کنیم.

ارسال داده + تأخیر حافظه + ارسال آدرس : سترون
 $50^{ns} + 200^{ns} + 50^{ns} = 300^{ns}$

300^{ns} } $BW = 13.3 \text{ MB/sec}$
byte
1 sec n

طبق شکل منتهای آسترون

مرحله ۱ : 40^{ns}

مرحله ۲ و ۳ : $3 \times 40^{ns} = 120^{ns}$

هر زمان که دسترس با حافظه 200^{ns}

} $\max(120, 200^{ns}) = 200^{ns}$

گفتیم از اول Ack اول مقدار $3 \times 40^{ns} = 120^{ns}$: مرحله ۴ و ۵

اطلاعات دارد انجام می شود

مجموع $40 + 200 + 120 = 360^{ns}$

360^{ns} } $BW = 11.1 \text{ MB/sec}$
1 sec n

که تأخیر بدترین است.

راه های افزایش B.W : ① جراسازی بایس آدرس و داده ② افزایش حجم انتقالی (۳۲ بیت را افزایش


دهیم)

که چیزی را معمولاً استفاده می شود انتقال یکل است.

Subject _____
Date _____


Block Transfer: متوالی این کار کوید این من خواص با چند خانگی حافظه دسترس پیدا کنی برای ما با اندازه سی اولی نیاز نیست زمان صرف کنی.

Memory Interleaving



۴ انتقال در یک سیل (تقریباً)

این روش از روش قبل عمل تر است.



از این زمان زمان ما را کوچک می توان صرف نظر نمود
مغز می کرد لا باید سبک های خواندن ۴ کلمه با طور هم زمان آماده می شوند و انتقال می یابند

مثال از روش بالا:

* انتقال بلوک های ۴ تا ۱۲ کلمه ی ۲۲ بیتی

* باس ۴۴ بیتی با فرکانس ۲۰۰ MHz، هر انتقال ۴۴ بیت سیلک در ۱ سیلک برای ارباب آدرس با حافظه

$$4 \times 8^{ns} = 20^{ns}$$

* چپ هر ۲ عملیات باس سیلک فاعلا

این overlap با ۲ تا ۲ دارد و مشکل ندارد

* حافظه با زمان دسترس ۲۰۰ ns برای ۴ کلمه اول و ۲۰۰ ns برای دسترس سیلک بعدی و که اگر می شود باید man را می رفتیم

* ما خواهیم ۲۵۲ کلمه را از حافظه بخوانیم. BW = ?

① جلوه های آنبای

* برای ارسال آدرس ۱ c.c.

* $\frac{200 \text{ ns}}{8 \text{ ns}} = 40 \text{ c.c.}$

* ۲ c.c. = برای قرار دادن داده روی bus

* ۲ c.c. → idle

کلایه را با مسرت به ستاپ آنبای

+ ۴۰ c.c. * $\frac{254}{4} = 2110 \text{ c.c.}$ * $\delta \text{ ns} = \text{O}$

BW = $4.44 \frac{\text{MT}}{\text{sec}} \rightarrow 17.11 \text{ MB/sec}$



۲ سیال نیاز دارد

با تناسب نوشته

① جلوه های آنبای

* برای ارسال آدرس ۱ c.c.

* برای دسترس به حافظه ۲۰۰ ns = ۴۰ c.c.

* برای ارسال داده روی bus ۲ c.c.

* idle: ۲ c.c. (چون دو مایکرو سیال)

۴۱ c.c. + ۴(۲+۲) = ۵۷ c.c.

۵۷ c.c. * $\frac{254}{14} = 912 \text{ c.c.}$

تعداد انتقال

BW = $3.51 \frac{\text{MT}}{\text{sec}} = 224.84 \text{ MB/sec}$

این عملیات

