



① کلاس ISA

- Ⓘ Register-Memory \*
- Ⓜ Load-store \*

هر دستور ۲ تا بخش دارد → عملیات یا انجام می دهد  $code$  (operational) <sup>عملیاتی</sup>  
 → عملیات روی داده ای است.  $operand$  (opnd)

می تواند  $operand$  را با  $an$  یا  $bn$  حافظه باشد. <sup>مستقیماً</sup>  
 $add [bn], an$  <sup>محتویات</sup>

محتویات  $an$  را با  $bn$  حافظه با آدرس  $bn$  جمع کرده <sup>محتویات</sup>  
 و نتیجه را در همان  $an$  حافظه قرار می دهد.

خواندن از حافظه  
 Ⓜ تنها دستورات کار با حافظه  $Load$  و  $store$  است.  
 که نوشتن در آن

۴۲ تاریخچه در MIPS

② انواع داده های

صنایع: بایت، کلمه، (دو کلمه ای)، چهار کلمه ای  
 اعشاری، دقت ساده، دقت مضاعف  
 Ⓢ انواع دستورات عملیاتی و برای کارهای همین شاخه ها

and, sub, add

④ انواع دستورات کنترل جریان برنامه (control flow) = با طور معمول، پردازنده <sup>پردازنده</sup>  
 با صورت ترتیب دستورات را انجام می دهد ولی شاید ما بخواهیم جریش داشته باشیم یا جایی دیگر <sup>دیگر</sup>


جریش شرطی، بدون شرط، فراخوانی تابع، بازگشت از تابع. یعنی جلوتاً آدرس  $operand$  را از حافظه <sup>باید</sup>  
 سازماندهن حافظه و بدهای آدرس ده حافظه که یعنی بر روی دستوری با  $operand$  های حافظه جلوتاً باشد.

که نحوه دستوری با حافظه، آدرس دهی بایت/کلمه  $[1000]$  یا  $[bn]$  با  $[bn+4]$

Classic → که های موارد بالا با صورت تعیین گیر در سطح بالا هستند و این قابلیت افزاری

مثلاً  $add$  یا بازگشت از تابع یا ... کاری نداریم

خراب های حافظه




آیا پردازنده ما را مجبور می کند با صورت aligned از حافظه بخوانیم یا نه (اگر aligned باشد باید از زوج های خوانیم نه فرد)

little endian

Big "

big یعنی وقتی قسمت کوچک در خانه های بزرگتر قرار گیرد



little =>



Mips با این گونه است

روشن 4 Encoding دستورالعمل

variable length \*

Fixed " \* یعنی مثلا همیشه ۳۲ بیت باشد یا متغیر باشد تا ۳۲

کارهای عملیاتی

دو نوع اصلی پردازنده

Reduced Inst. set computer

Complex Inst. set computer

RISC

CISC

load-store \*

Reg-Mem \*

\* دستورالعمل ساده و پایتایی (فاز دور ساده)

\* دستورالعمل پیچیده

\* مواردی آدرس دهی ساده و محدود

\* مواردی آدرس دهی متنوع و پیچیده

\* تعداد رجیسترها زیاد است چون دسترسی مستقیم

\* تعداد رجیسترها کم

با حافظه نداریم

Classic

در طول تاریخ؛ مقبولیت و موفقیت بیشتری داشته است.

NOTE BOOK

Year: \_\_\_\_\_ Month: \_\_\_\_\_ Date: \_\_\_\_\_

همه این مجموعه دستورات MIPS را از نوع RISC است.

هر کدام از  $R_1$  تا  $R_31$  را می توانیم در operandها قرار دهیم

add  $R_1, R_2, R_3 \Rightarrow R_1 = R_2 + R_3$

sub  $R_1, R_2, R_3 \Rightarrow R_1 = R_2 - R_3$

مقدار ابرزدادی ابرزداد

✓ ۳۲ رجیستر ۳۲ بیتی

برای ابرزداد دستورات محاسباتی داریم.

\* رجیستر R0 همواره مقدار ثابت 0 را دارد، (عملاً این رجیستر در دسترس نیست)

error. تمام دهد ولی کارش هم انجام نمی دهد.  $\Rightarrow$  add R0, R1, R2

و وابسته با نوع ماشین = صفر و یک های مخصوص خود را دارد


= اسمبلی، عملاً تفاوتی با زبان ماشین (صفر و یک) ندارد فقط برای ساختن صفر و یک ها را تبدیل به یک سری نماد کرده اند که کار با آن ساده تر است.

له compiler این کارها را با اسمبلی تبدیل می کند.

که می بایست اول syntax ما را چک می کنند تا با دستوراتی که  $y = (a+b) - (c+d)$  مشکلی نداشته باشد = سپس آن را با صورت یک درخت با گره های

برای یک inst. در می آورد.

map شده روی  $R_1$



$$y = (a+b) - (c+d)$$

$R_{10} \quad R_{11}$

```
add R10, R1, R2
add R11, R3, R4
sub R5, R10, R11
```

این ۳ تا جابجایی دستورات c شد

Sub خود ما می بایست خواستیم است که  $R_{10}$  و  $R_{11}$  در دسترس چیزی نیست که باید شود.

max  $X$   $R_1, R_2 \Rightarrow$  add  $R_1, R_2, R_0$  در MIPS

Move در پردازنده MIPS نداریم

Classic

RISC Reduced Instruction set complex

همیشه نرم افزارها ساختن آنرا پیچیده است - صورتی ساختن آنرا آسان است و همه را انجام می دهد.

opcode من گنبدنل ورد را بخوانیم باید Byte .  
 $2^{10} = K$   
 $2^{20} = M$  ,  $2^{30} = G$

Year: \_\_\_\_\_ Month: \_\_\_\_\_ Date: \_\_\_\_\_



NOTE BOOK

این حافظه فقط آدرس ها را میگرداند مثلاً ما با


بایت ۱۰ کار داریم که اگر ۱۰ را با آن بدهیم ۲ بیت سمت راست را  
 ۳۲ بایت آدرس میفرماید و آدرس ۸ می شود

$$2^{32} B = 4 GB = 1 G \text{ word}$$

وکل word ، ۸ را با ما می دهد و با در دستوری بعدی  
 با بصورت Byte کار می کنیم با ۲ کار داریم



$$load = 0000 1010$$



داخل پردازنده


که ترکیب ۲ بیت سمت راست و opcode مشخص می کند که با کدام B کار کنیم  
 آدرس خانه حافظه خود را می بیند با ردیف ۸ برود و با این روش B را می یابد

load word محتویات خانه های R1 و R2 ذخیره می شود پس Byte و

lw R1, 100(R2)



مثلاً یک base من ۸ تا از آن جا با اندازه R2 با و با این روش  
 store word



مثال A یک آرایه ای با عنصری با آدرس شروع ۲۰۰ است  $R_1 \rightarrow 4i$   $R_2 \rightarrow R_2$

$$A[\frac{R_2}{4}] = A[R_1] + R_2$$

200	A[0]
204	A[1]
	⋮
200+4i	A[i]

Classic

هلا چیر رجیستری است.

NOTE BOOK

Year: \_\_\_\_\_ Month: \_\_\_\_\_ Date: \_\_\_\_\_

```

lw R10, 200(R1)
add R11, R10, R2
sw R11, 200(R2)

```

ما در [A] را یک word گرفتیم  
 شاید Byte بود (ول ما چون داریم)  
 ساده برخورد می کنیم word گرفتیم

دستورات MIPS در (Instruction pointer) در بین پردازنده های دیگر (IP)

دستورات پرش:

```


j adr

```

یعنی دستورات با ترتیب انجام می شود.  
 Program sequencing

Program Counter (PC)

طای آدرس دستور بعدی است / یا آدرس حافظه خوانده شود.



branch equal

پرش شرطی:

```

beq R1, R2, L1

```

از R1 و R2 برآورد می شود L1  
 در میانه مسیر به برود

```

bne R1, R2, L1

```

از R1 و R2 برآورد می شود L1  
 در میانه مسیر به برود

branch not equal

```

if (a == b)
  st1;
else
  st2;
End-If:

```

مطابقت

می خواهیم دستورات بزرگ تر و کوچکتر را هم بتوانیم بررسی کنیم.

Classic

(45)

داریم بالاترین تعداد دستوران پیاده سازی را از نظر من تعیین

Year: \_\_\_\_\_ Month: \_\_\_\_\_ Date: \_\_\_\_\_

NOTE BOOK

$$\left. \begin{array}{l} \text{slt} \\ \text{set on less than} \end{array} \right\} R_1, R_r, R_c \Rightarrow \left\{ \begin{array}{l} \text{if } (R_r < R_c) \\ R_1 = 1 \\ \text{else} \\ R_1 = 0 \end{array} \right\} R_2, R_3$$

مثال)  $\text{if}(a < b)$   $\Rightarrow$   $\text{slt } R_{10}, R_1, R_r$   
 $\text{st } 1;$   
 $\text{else}$   $\text{if } (R_{10} == R_{\emptyset})?$   
 $\text{st } 2;$   
 $\text{else}$   
 $\text{st } 1;$

این را قبلاً داشتیم.

مثال)  $\text{if}(a > b)$   $\Rightarrow$   $\text{if}(b < a)$   
 $\text{st } 1;$   $\text{st } 1;$   
 $\text{else}$   $\text{else}$   
 $\text{st } 2;$   $\text{st } 2;$

مثال قبل

مثال)  $\text{if}(a < b)$   $\overset{\text{not}}{\text{آ}}$   $\text{if}(a > b)$   
 $\text{st } 1;$   $\text{st } 2;$   
 $\text{else}$   $\text{else}$   
 $\text{st } 2;$   $\text{st } 1;$

برای بزرگترین تعداد دستوران هم همین طور است.  

$$\left\{ \begin{array}{l} \text{JR } R_1, \text{ immediate} \\ \text{jump register} \\ \text{b} \end{array} \right\} \left\{ \begin{array}{l} \text{addi } R_1, R_r, \text{ data} \\ \text{addi } R_1, R_1, \text{ f} \\ \text{addi } R_1, R_1, -f \text{ no} \end{array} \right\}$$

این را ما داریم  
 همان Subti  

$$\left\{ \begin{array}{l} \text{st } i \\ \text{(sleci)} \end{array} \right\} R_1, R_r, \text{ data}$$


با فاکتور آن  $R_1$  رجیستر 1 اشاره  
 Classic  
 برای بازگشت از  $\Rightarrow$  من آمد  
 نزاع مفید است.

علی = آمد تا به انجم کنیم

۹۲، ۷، ۲۰

### فرخوانی تابع jump and link jal adr.


آدرس برگشت تابع (PC+4) در یک رجیستر (R31) ذخیره می شود.



بیشتر است از این استفاده می کنند  
 تا تابعی را می بینیم راجع به آن در کتاب می بینیم  
 پس بهترین راه برای حفظ آدرس برگشت، استفاده از stack است.  
 تست ساختن داده


MIPS در (R29)  $\leftarrow$  SP  $\leftarrow$  stack pointer

له آدرس آخرین خانه ای پر است. و نشان می دهد.



برای Push کردن آدرس stack را، و واحداً حافظه می بینیم تا با اولین  
 خوانای خالی برسیم. (برای Pop کردن، برعکس است)

بخش از حافظه ای از اصلی است.



```

Push {
  addi R29, R29, -4
  sw (R31), 0(R29)
}
Pop {
  lw (R31), 0(R29)
  addi R29, R29, 4
}
  
```

ریختن روی استک Push  
 برداشتن از " " Pop

Classic



MIPS دستور Push یا Pop ندارد بلکه Push و Pop معادل 2 خط کد من قبل است.

Year: \_\_\_\_\_ Month: \_\_\_\_\_ Date: \_\_\_\_\_

NOTE BOOK

ارسال پارامترها تابع :

```

    lw R4, 0(R2)
    lw R3, 4(R2)
    jal Func
    :
  
```

استفاده از رجیسترها  
 این در صورتی است که پارامترها کم است  
 در غیر این صورت از (استفاده می کنیم)

استفاده از استک

```

    Push R20
    " R21
    " R22
    " R23
    " R24
  
```

گذاشتن پارامتر اول (R20) روی استک

```

    jal Func
  
```

خواندن آدرس رگفت

```



    Func: lw R13, -20(R20)
    lw R2, -12(R20)
  
```

برای پارامتر اول  
 برای پارامتر دوم

addi R29, R29, -20

که خالی کردن پارامترها تابع از روی استک (نا Pop کردن)

چون دیگر نیازی با آن ها نیست.




مثلاً برای خواندن آرایه structure

① لو کردن داده ۱۲ بیتی در یک رجیستر:

این همیشه از ۱۲ بیت بیشتر نیست (در دستر اند)

$R_1: \boxed{00001234}$       $addi R_1, R_0, 1234$



$R_1: \boxed{00001234}$

② لو کردن داده ۲۲ بیتی در یک رجیستر:

$R_1: \boxed{E84V1234}$

load upper immediate

دستور جدید  $\rightarrow$   $lui R_1, \text{داده ۱۲ بیتی}$       $R_1: \boxed{1000}$

نظایر این  $\left\{ \begin{array}{l} lui R_1, E84V \\ addi R_1, R_1, 1234 \end{array} \right.$

$R_1: \boxed{E84V0000}$

$R_1: \boxed{E84V1234}$

$R_1: \boxed{E84V1234}$

این ها، همگی دستورات MIPS نیست (با آن ها می توانیم استوار داشته باشیم و آورده ایم)

$\left\{ \begin{array}{l} and R_1, R_2, R_3 \\ or R_1, R_2, R_3 \\ andi R_1, R_2, \text{داده ۱۲ بیتی} \\ ori R_1, R_2, \text{"} \end{array} \right.$

علامت دار

$\left\{ \begin{array}{l} mult R_1, R_2 \\ multu R_1, R_2 \end{array} \right.$       $unsiged$

$\left\{ \begin{array}{l} div R_1, R_2 \\ divu R_1, R_2 \end{array} \right.$

دستورات ضرب / تقسیم

دستورات منطقی:

$R_1 \leftarrow R_2 \& R_3$   
 $R_4 \leftarrow R_2 | R_3$

$shr R_1, R_2, \text{مقدار}$   
 $shl$

۲ رجيستر ۳۲ بيتي بران ذخيره سازي نتايج حاصل از دستور ات غريب / تقسيم در تقسيم و خارج قسمت در hi و باقيا نده در lo قرار مي گيرد.  
در غريب و حاصل ضرب را قسمت ۳۲ بيت بزرگش را در hi و ۳۲ بيت كوچكش را در ما ذخيره مي كنند چون ۳۲ بيت را بر ۳۲ بيت تقسيم و خارج قسمت ۳۲ بيتي است overflow قرار مي.  
دستوري نداريم تا يك چيزي را با صورت مستقيم در hi و lo قرار دهيم و فقط حاصل ضرب و تقسيم در آن ما قرار مي گيرد.

mult R10, R11  
\* add R1, R2, #0 ⇒ معمولاً را با معمولاً رتبه  
mflo R20  
mfhi R21  
دستورات جديد  
add R1, R2, R3



دستورات ميتر شمارنده F0 - F31 (۳۲ رجيستر غير از رجيستر هاي ما منوره)

فقط شماره هاي زويچ از اين رجيستر ها قابل استفاده هستند

ميتر شمارنده يا دقت ساده

add.s F4, F4, F4

ميتر شمارنده يا دقت مضاعف



براي ميتر شمارنده: div, mult, sub  
هم sw.d, sw.s, lw.d, lw.s  
داريم



lw, s:  $F_r, 100 (R_1)$   
 lw, d:  $F_r, 100 (R_1)$   
 ۲ بایت بیت سرهم را در FFFd ذخیره می کند



صورت دستور را انتخاب کنید (برای طراحی پردازنده ی MIPS در این کلاس با این ها فقط نیاز داریم)


- slt, or, and, sub, add: R-type ①
- sw, lw: Memory type ②

J, beq: control flow ③

✓ همان دستورات با ۳۲ بیتی است، تفاوت دستورها با opcode مشخص می شود.

اول در R-type opcode ۲ بیت صفر است = پس جلوات نوع عملیات را تشخیص دهیم  
 از ۲ بیت ۵ تا ۵ استفاده می کنیم، (ابتدا opcode را می خوانند در بین R-type است سپس از ۵ تا ۵ نوع دستور را می فهمد)

R-type:  $add\ r_d, r_s, r_t$   
 instruction format:   
 مقدار اول:  $r_d$  (ابتدا اول)  
 رجیستر مقصد:  $r_s$   
 رجیستر مقصد:  $r_t$




۰۰۰۰۰۰
نوع دستور
نوع عملیات دستور
مقدار شیف
رجیستر مقصد

R-type
نمادهای رجیستر
ابتدا اول
ابتدا دوم
رجیستر مقصد

$add\ R_5, R_9, R_4$

درباره ماشین

Classic




مثلاً یعنی add


۹۲، ۷، ۲۲

طالب دستورات


lw r<sub>t</sub>, adr(r<sub>s</sub>) Mem. Ref دستور




نوع دستور، تقسیم‌های بعدی را مشخص می‌کند.



له op، lw و sw با هم متفاوت است و هر دو با R-type متفاوت است.



\* نکته: آدرس‌ها باید ممبر از ۴ باشند. پس خوب بود که نیاز داریم ۲ تا شیفت با چپ.




\* نکته: در این دستور پرش در داخل

مغزهای جاری انجام می‌شود.

پس باز هم ۳۲ بیت شدیم.

و اگر حافظه یکپارچه است => تقسیم بندی با سخت.



✓ تعداد دستوراتی که باید از دستور بعدی یا جلو یا عقب پرش کنیم.

آدرس پرش


$$PC + 4 + adr \ll 2$$

۲ بار شیفت با چپ، adr ما

$$100 + 4 + 8 * 4 = 124$$

که برای پرش با عقب یا نیز adr معنی باشد.



(در واقع PC relative هستیم)



رای طراحی بردارنده باید موارد بالا را تا ملاقاتنا باشیم.

طراحی بردارنده

① طراحی مسیبر دارد: (در ابتدا فرض ما این است که حافظای دنیا و دستور را ملاقاتنا کنیم از هم جدا هستند) که اجزایش را معرفی می کنیم.



که برای write = اول adr = بعد write data


Mem read

Mem write

Classic

برای read: adr = اول Mem read = بعد read data


\* ALU



ALU Control	عملیات
000	A & B
001	A   B
010	A + B
011	A - B
111	A < B

zero = 1 if y = 0  
 zero = 0 otherwise

\* Register file



دستورات رجیستر خواهند  
 شماره ۲ تا رجیستر را می دهیم و لینک  
 عملیات هایی تا قبل داشته ایم  
 آن را انجام می دهیم  
 شماره رجیستر  
 داده ای که می خواهیم بنویسیم

های این write باورده بالایی  
 clk را می کشند با علت بدین بودن  
 آن را نشان نداده ایم

Component های بالا با هم میسند و با هیچ وجه قابل تغییر نیستند

طراحی مسیر داده که ما هر قسمت را جداگانه طراحی کرده و با هم در انتها ادغام می کنیم


1-1) مسیر داده مربوط به فرآیند دهی دستورات Classic program sequencing

که در این جا فقط می خواهیم دستورات را از ترتیب بخوانیم.

پردازنده MIPS ۳۲ بیتی است = ولی مثلاً اینتل ۳۲ بیتی است.  $add(a, b)$  : مقدر هم صحیح است.  
 یاد آدرس :  $add$  ۱۰۰ = با آکمولاتور مثلاً جمع می کند و در آکمولاتور می نویسد.  
 مفر آدرس :  $add$  ۲ = آدرس stack  
 P.P من کند و سپس نتیجتاً در در stack ۶.  
 Push من کند.



NOTE BOOK

Year: \_\_\_\_\_ Month: \_\_\_\_\_ Date: \_\_\_\_\_



مفر آدرس :  $add$  ۲ = آدرس stack  
 P.P من کند و سپس نتیجتاً در در stack ۶.  
 Push من کند.



۲-۱) مسیر داده مربوط به اجرای دستور است.  $R-T$  (در این جا ما کاری با این دستور جلونا ایجاد شده نداریم بلکه فقط می دانیم ورودی ما یک دستور ۳۲ بیتی است.)



۳-۱) ادغام مسیر داده دو مرحله قبل از با سبز در بالا نشان داده شده است.

Classic ۴-۱) مسیر داده مربوط به اجرای دستور است.  $Mem.ref$





این در sw و lw یکسان است.

آدرس

تبعاً معادل خود

مخبرد آن در رجیستر ۳۲ بیت است.

در lw: ۲۱-۲۵ رادر read data داریم در ALU، آدرس خانی حافظه ساخته می شود سپس از حافظه می خوانیم و در آدرس ۲۰-۱۴ و write data می نویسیم.

در sw: تا ساخت آدرس خانی حافظه یکسان است و این برای این که از جا بخوانیم ۲۰-۱۴ در نیاز است و به جای این از رجیستر ۲۰-۱۴ #2 نشان می دهیم می خوانیم و با read data حافظه می نویسیم. (مسیر سبز)


1-5) ادغام ۲ مرحله قبلی (در صورتی که)

reg Dst (register Destination)  
 به آدرس مقصد

NOTE BOOK

ALU source


Year: Month: Date:



دو داده استخراج  
 کنترل را میماند  
 don't care است  
 نه چون همان خواهیم چیزی  
 داخل رجیستر فایل به دو بسیم  
 یعنی فرض بود که اسم شماره آن ما  
 بیاید

1


4-1) مسیر داده مربوط به اجرای دستور  $h = 4$  : (فعلاً آن یکی دستور را بی خیال من شویم)



ادغام با سایر درها

Classic





پس ۱۳ تا ورودی دارد که کنترل وارد می شود و با همین دلیل  
 واحد کنترل دارد نزدیک می شود و آن من بینیم لا فقط سیگنال ALU contro و ورودی های  
func و zero نیاز دارد و همچنین PC.src هم از zero استفاده می کند و بقیه سیگنال های  
 کنترل این گونا نیستند پس می توان واحد کنترل را کوچک نمود.

تولید PC.src :


① دستورالعمل beq :  $PC.src = \emptyset$  ;  $branch = 0$

② دستور beq :  $branch = 1$  ; شرط برقرار نباشد :  $PC.src = \emptyset$  /  $zero = 0$

③ " " " " :  $branch = 1$  /  $PC.src = 1$  /  $zero = 1$  (۲-۲)


پس PC.src را باید واسطه می سازیم.

واحد کنترل یک سیگنال کنترلی با نام branch تولید می کند.  
 این در datapath به این شکل قرار می گیرد:



① اگر دستور beq باشد :  $branch = 1$


② " " " " :  $branch = 0$  ; " " " "



بنابر این واحد کنترل بزرگ را دوباره می‌کنیم  
 تا واحد کنترل کوچک‌تر و ورودی‌های آن را داشته باشیم  
 تا حالت‌های don't care، که می‌تواند داشته باشد  
 باشیم و واحد کنترل ساده شود.  
 هم‌اکنون می‌خواهیم ۲ ورودی func را هم  
 جدا کنیم:

ALU op

- ① اگر دستور Mem Ref باشد: ALU عملیات + را انجام می‌دهد. ۰۰
- ② " " beq " " : " " - " " ۰۱
- ③ " " R-T " " : " " func عملیات را انجام می‌دهد. ۱۰



کنترل ALU	ALU op	func	ALU Control
سه این بار debug مدار	① ۰۰	xxxxxx	۰۱۰ ~ ⊕
را ساده تر می‌کنیم چون	② ۰۱	xxxxxx	۰۱۱ ~ ⊖
بعضی بخش کنترل را طریقی	③ ۱۰	add	۰۱۰
کلاسیک Classic		sub	۰۱۱
		and	۰۰۰
		or	۰۰۱
		sft	۱۱۱

46 در sw چیزی داخل Register نه نویسیم پس Mem to Reg و Reg Dst با آدرس Register مقدر را مشخص می کند (don't care) می شود


Year: \_\_\_\_\_ Month: \_\_\_\_\_ Date: \_\_\_\_\_

NOTE BOOK

حال واحد کنترل کوچک اصلی را باید طراحی کنیم چون در R-type کاری با حافظه نداریم.

opc	Reg Dst	Reg write	ALU src	Mem read	Mem write	Mem to Reg	branch	ALU op
R-T	1	1	∅	∅	∅	∅	∅	1∅
lw	∅	1	1	1	∅	∅	∅	∅∅
sw	X	∅	1	∅	1	X	∅	∅∅
beq	X	∅	∅	∅	∅	X	1	∅1
addi	∅	1	1	∅	∅	∅	∅	∅∅

✓ اگر دسترسی اضافه شود با برداشته می ما = باید ابتدا Datapath آن دستور را تولید کنیم و با DP پردازنده ادغام کنیم. دیدیم چیزی با DP اضافه می شود یا نه ولی در کنترل با برقا بلیت ایجاد آن دستور را اجرا کنیم.



همان مسیرها موجود برای اجرای این دستور در DP ما موجود است. با فراین کنترل؟ نمودی اجرای آن را ایجاد می کنیم.

مثال جدید → Push R1: محتویات R1 را بالای stack قرار می دهد. Pop R2: بالای stack را در R2 قرار می دهد.

2 دستور ایجاد شد = ما اجازتی تغییر reg با ALU با حافظه نداریم و فقط می توانیم shift, mem file Classic را اضافه کنیم.



از زمان  $C =$  ابتدا کارآین پردازنده را بررسی می کنیم و می بینیم که single cycle کارآین بالایی ندارد و با  $multi\ cycle$  و پایداری در رویم که می بینیم سرعت کار با آن می رود.

$C = 92, 7, 29$  معیارهای ما، برای قسمت پردازش است و دیگر با  $IO$  ما مثلاً حافظه ای کند تر کاری نداریم. فقط  $CPU$  را فعلاً بررسی می کنیم.

\* زمان اجرا: مدت زمان بین شروع و خاتمی یک کار (Execution time)

\* کارآین: عکس زمان اجرا  $P = \frac{1}{Ex. time}$  Performance

\* ماشین  $x$  برابر سریعتر از ماشین  $y$  است.  $\frac{P_x}{P_y} = n$

$\frac{1/Ex\ time_x}{1/Ex\ time_y} = n \Rightarrow \frac{Ex\ time_y}{Ex\ time_x} = n \Rightarrow \begin{cases} Ex\ time_x = 5 \\ Ex\ time_y = 10 \end{cases} \Rightarrow \frac{10}{5} = 2$


کاربر  $user$  زمان  $CPU$  و زمان کار پردازنده صرف اجرای کار پردازشی می کند و شامل موارد زیر نمی شود  $user\ CPU\ time$  باید زمان کار خود سیستم عامل را هم اجرا می کند.  $CPU$  فرامین سیستم عامل را انجام می دهد.  $IO$  انتظار برای  $IO$  می دهد. باید کم کنیم.

- ۱- انتظار برای  $IO$
- ۲- برای دسترسی به حافظه
- ۳- زمان اجرای سایر سیستم عامل

\* مقایسه ۲ ماشین  $=$  یک برنامه ای واحد روی هر ۲ ماشین اجرا می شود.  $\{ \dots \}$  الگوریتم هر ۲ روی یک پردازنده ای واحد باید انجام شود.  $\{ \dots \}$  مادر واقع یک برنامه ای واحد ساده را روی هر ۲ اجرا می کنیم بلکه مجموعی از  $bench\ mark$  برنامه های محلی جدیدی و واقع را روی ۲ ماشین اجرا می کنند و با طور متوسط ۲ ماشین را مقایسه می کنند و امروزه Classic برنامه های محلی با صورت یکسان ندارند و زمان



یعنی پردازنده‌های تا این‌جا یا یعنی single cycle های



دستوراتش یک cycle طول می‌کشد ولی در پایین این و مولتی‌سکیل این‌ها نیست

تعداد Year Month Date

NOTE BOOK

پردازنده‌ها مورد دوم است  $user\ cpu\ time = \#clk\ cycles * clk\ cycle$

این معیار خوبی نیست چون ما نمی‌توانیم و برایشان سخت است که تعداد cycle ها را حساب کنیم. این با آزمون و خطا می‌آید. تعداد دستورها

بنابراین  $cpu\ time = \#Instructions * CPI * clk\ cycle$

متوسط تعداد سیکل‌های معرفی در یک دستور

هدف ما از طراحی ما کاهش CPU time است.

پردازنده  $CISC$  چون دستوراتش پیچیده است و طول می‌کشد تا دستورات را اجرا کند.

"بنابراین در  $SISK$  هدف کاهش تعداد دستورات است"

که اول پارامترهای دیگری هم وجود دارد که دستورات را پیچیده می‌کند.  $clk\ cycle$  را بالا می‌برد و  $CPI$  را هم افزایش می‌دهد.

$RISC$  می‌گوید که دستورات ساده‌تر ولی بیشتر را با هم نرم در این صورت تعداد دستورها زیاد شد ولی  $CPI$  و  $clk\ cycle$  آن کم شده است.

بطور متوسط ولی تا حدی نشان داده شده است که  $RISC$  بهتر از  $SISK$  است در طریقی که در بعضی از application ها ممکن است  $SISK$  بهتر باشد.

①  $= (\sum_{i=1}^n C_i * CPI_i) * clk\ cycle$

$CPI$  کلاس نام تعداد دستورات از کلاس نام


متوسط هر ۱ برابر است ولی ما برای اولین مناسب نیست پس دستورات را کلاسی بندی می‌کنیم با رابطه بالا می‌رسیم.

پردازنده‌های ما بصورت multi task کار می‌کنند Single task





که عملاً چند تا می‌باشند

Classic

واحد زمان CPU



چون خیلی سریع CPU بین task ها پر دو ما CPU را از یک task ان می گیریم و با task دیگر می همیم ما وقتها را هم می بینیم ولی وقتی سر CPU شلوغ می شود این مثلا در قطع و وصل شدن لوزیکه متنبود است. = task switching



پس از معرفی مکتوبها داریم:

خرقی؟

بدون کشیدن دستور از حافظه

تا خیر مکتوبها، ALU و حافظهها:  $2^{ns}$

Fetch دانش

تا خیر رجیستر قابل دست آمدن حافظهها:  $1^{ns}$

از رجیستر قابل خواندن

Fetch

از رجیستر قابل



برای خواندن از آن

سایر واحدها

در حافظهها


	خواندن دستور	خواندن اپنرها	انجام عملیات ALU	دسترسی حافظه	نوشتن نتیجه در رجیستر مقصد	زمان کل
lw	$2^{ns}$	$1^{ns}$	$2^{ns}$	$2^{ns}$	$1^{ns}$	$8^{ns}$
sw	$2^{ns}$	$1^{ns}$	$2^{ns}$	$2^{ns}$	—	$7^{ns}$
R-type R-T	$2^{ns}$	$1^{ns}$	$2^{ns}$	—	$1^{ns}$	$6^{ns}$
beq	$2^{ns}$	$1^{ns}$	$2^{ns}$	—	—	$5^{ns}$
j	$2^{ns}$	—	—	—	—	$2^{ns}$

ما قبلاً دستور Jump را گفتیم و گفتیم که با علامت تگ دانش باقیی دستور است = حال می خواهیم آن را بررسی کنیم.



پس با تغییر کلاک با توجه به نوع دستور من امتعم نامی توان این کار را کرد ولی این کار در عمل انجام  
 می شود هیچگاه تجاری نشده است.

راه دیگر این است که دستور در یک cycle انجام نشود و دیگر این قید دستور در یک cycle را کنار می گذاریم و cycle ها را کوچک کرده و مثلا lw در ۴ تا کلاک و sw در ۳ تا کلاک این انجام می شود و در این موردی  
 زمان تلف شده خیلی کاهش می یابد.



پس می بینیم که باید پردازنده را با  
 single cycle در resource sharing  
 و multi cycle در resource sharing  
 اول هزینه این هم می دهیم component  
 انجام می شود که در جلسه بعدی  
 بررسی می کنیم.

92, 8, 4

متوسط

	CPI
A	1
B	2
C	3

کلانها در یک پردازنده

	A	B	C
زمان اول $P_1$	2	1	2
زمان دوم $P_2$	4	1	1

مثال از کارایی: 1

$P_1 = 2 + 1 + 2 = 5$

1 کدام برنامه دستورات بیشتری دارد؟

از یک کلاس تعداد دستورات  $\sum (CPI)$

$P_2 = 4 + 1 + 1 = 6$

این مانده است RISK و RISK است

$P_1 = 2 \times 1 + 1 \times 2 + 2 \times 3 = 10 \text{ C.C.}$

2 کدام برنامه سریعتر است؟

$P_2 = 4 \times 1 + 1 \times 2 + 1 \times 3 = 9 \text{ C.C.}$

$P_1 = CPI_1 = \frac{10}{5} = 2$

3 CPI متوسط

$P_2 = CPI_2 = \frac{9}{6} = 1.5$

سریعتر است، پس فقط از روی تعداد دستورات

با تخمین نمی توان در رابطه با سرعت پیچیدگی

براز دستورات		
sw	24%	8 <sup>ns</sup>
sw	12%	7 <sup>ns</sup>
RT	44%	4 <sup>ns</sup>
beq	18%	5 <sup>ns</sup>
j	2%	2 <sup>ns</sup>

4 برابری نشان دادن بدی single cycle

5 ما داریم کار این را بررسی می کنیم و برابری مهم نیست که در آن اجرای

می شود یا نه، بنابراین یک پردازنده با میانگین وزن دار این زمان ها

عملکردش از لحاظ کارایی مانند single cycle است

میزان % دستورات در برنامه ما

ما clock ها 8<sup>ns</sup> می هستند

6 فقط ما داریم فرض می کنیم یک پردازنده با طول تکلاک متغیر داریم

$24\% \times 8\text{ns} + 12\% \times 7\text{ns} + 44\% \times 4\text{ns} + 18\% \times 5\text{ns} + 2\% \times 2\text{ns} = 4.3\text{ns}$

$\Rightarrow \text{speed up} = \frac{8\text{ns}}{4.3\text{ns}} = 1.86$

7 بنابراین با داشتن تکلاک متغیر سرعت cycle single مناسب نیست

Subject \_\_\_\_\_

Date \_\_\_\_\_

حالت اگر دستورات همبسته را هم وارد کنیم اوضاع بدتر می شود:

زمان محاسبات جمع همبسته ها:  $1ns$

" ضرب " " " " "  $14ns$

مطابق خواندن operands خواندن دستور  
 دستورات جمع همبسته:  $2 + 1 + 1 + 1 = 12ns$   
 شمار write back

دستورات ضرب همبسته:  $2 + 1 + 14 + 1 = 20ns$

$\Rightarrow$ lw	۳۱%	$1ns$	
sw	۲۱%	$7ns$	
RT	۲۷%	$4ns$	
FP+ <small>floating point</small>	۷%	$12ns$	
FP*	۷%	$20ns$	در Single این به سختی طول کلان باید انتخاب شود.
beq	۵%	$8ns$	
j	۲%	$2ns$	


دولت طول کلان تغییر دهنده  $\Rightarrow$   $31\% * 1 + 21\% * 7 + 27\% * 4 + 7\% * 12 + 7\% * 20 + 5\% * 8 + 2\% * 2 = 7ns$

$\Rightarrow$  speed up =  $\frac{20}{7} = 2.9$  اما با یاد داریم طول کلان متغیر نمی توانیم بسازیم، حد ۲.۹ پس با سرانج هولتی سایکل می رویم دستورات در چند کلان انجام شوند.

هولتی سایکل: طراحی هولتی سایکل از روی single cycle انجام می گیرد با این معنی که ابتدا ما Single طراحی می کنیم سپس از روی آن multy را می یابیم.

۹۲, ۸, ۶

دلیل وجود رجیسترهای A و B در دیتاپیس مولتی سائیکل در حالتی که رجیسترهای را اشتراک نداشتیم: طول کلاک ۲ns




همان کار A و B  
 حال اگر این مدار ترکیب را با ۱ns ترکیب و یک ۲ns ترکیب بشکنیم طول کلاک ۲ns می شود.

Memory چیزی از این نظر ندارد ورودی را روی خروجی میگذارد (ترکیب) است تا ۱ns تا خیر آن است  
 وجود A و B ممکن است موجب شود یک کلاک سائیکل اضافه شود و طول کلاک ها ۲ns است در حالتی که در صورت این که A و B وجود نداشتند طول کلاک ۱ns است و طول کلاک سائیکل کمی کم شده است  
 پس عملکرد بهبود یافت.  
 $\delta \times 2ns = 10ns$        $4 \times 2ns = 12ns \Rightarrow$   
 که بنا بر این کم شدن کلاک سائیکل لزوماً خوب نیست.

رجیسترهای A و B و ALU Reg و ... اگر مورد اشتباه هم در آن ها نوشت شود تا آخر مراحل کارهای اجرایی دستورات با آن کار نداریم و در مراحل بعدی دیتای رجیسترها برای ما معنی دارد از آن ها استفاده نمیکنیم و کار با آن ها نداریم ولی IR در همان مراحل ما نیاز است و بنا بر این نباید خودش همین طوری با خروجی رود پس سیگنال کنترل برایش قرار دادیم.

طراحی state machine در من جد.

Subject \_\_\_\_\_  
Date \_\_\_\_\_




Hard wired = واحد کنترل سیم بندی شده

له این روش چون از تعدادی FF و gate استفاده می کنند بسیار سریع است ولی flexible نیست و در مراحل آزمایشگاهی طراحی، واحد کنترل باید عوض شود ولی این جا با سختی امکان دارد چون باید از اول طراحی کنیم.

Micro Programming = واحد کنترل با روش ریز برنامه سازی

است پس بهتر است طراحی را با این روش انجام دهیم و بعد از اینکه کار تمام شد آن را با Hard wired تغییر کنیم. که البته می توان با همان Micro هم طراحی نهایی را انجام داد.


فرغ کنیم می خواهیم دستور swap را با پردازنده انجام بدهیم. می خواهیم ببینیم مسیر داده این دستور وجود دارد یا تا و چطور سیگنال های کنترلی باید فعال شوند.







= برای ابرار دستور swap با ردیابی می توان کرد این است که در هر ۱۵ مقدار منفر قرار دهیم و ابتدا R<sub>۲</sub> را در R<sub>۱</sub> قرار دهیم و سپس با کلاک جدیدی خروجی ALU را به write Data در رجیستر فایل وارد کنیم پس یک  $mem$  ۱، ۲، ۳، ۴، ۵، ۶، ۷، ۸، ۹، ۱۰، ۱۱، ۱۲، ۱۳، ۱۴، ۱۵  
 که ۱، ۲، ۳، ۴، ۵، ۶، ۷، ۸، ۹، ۱۰، ۱۱، ۱۲، ۱۳، ۱۴، ۱۵ (یعنی آدرس مقصد)  
 = دستور Pop هم می توان به همین کارها و اضافه و کم کردن موارد مختلف به دیتا پس اضافه کنیم (Pop را در Single cycle نداشتیم و قابل اجرا نبود)

- داخل پردازنده یک stack دارد
- ۱۱، ۸، ۹، ۱۰، ۱۱، ۱۲، ۱۳، ۱۴، ۱۵
- مربوط به دستورات حسابی است.  
 (یعنی حسابی ما) oprand ندارد  
 (یعنی حسابی ما) oprand ندارد
- انواع پردازنده ما:
- ① Zero - Addressing  
 محتویات دو خانه ای با نامی است که Pop شده به حاصل جمع آن روی استک قرار می گیرد  
 add ; sub
  - ② One - " ACC Based  
 یک رجیستر ACC وجود دارد که همیشه یکی از پرندها رجیستر مقصد دستورات است  
 مطابق است که آد مولاتور  
 add an, bn  $\Rightarrow$  an  $\leftarrow$  an + bn
  - ③ Two - " سری X86  
 مطابق است که آد مولاتور
  - ④ Three - "  $\Rightarrow$  مانند MIPS



$\Rightarrow$  در این وبقیای پردازنده ما stack  
 InFix داخل پردازنده نیست.



$y = (a+b) - c$

Subject assembly همان قبلیه شود.  
Date

Revers polish

$y = \frac{ab+c}{a+b-c} \Rightarrow$  Post fix  $\Rightarrow$  stack based نیاز به پرانتز ندارد و برای خوبه است.

$y = \frac{+ab-c}{a+b-c}$


همان دستور قبلی را با ۲ اجرا می کنیم

```
acc ← M[a]; Load a
acc ← acc + M[b] add b
acc ← acc - M[c] sub c
M[y] ← acc store y
```

پردازنده‌ها به مشخصات زیر طراحی شدند:

Zero-Addressing

\* پردازنده دارای کلاس دستورالعمل زیر است:



opc	
۰۰	Push adr
۰۱	Pop adr
۱۰	J adr

func	
۰۰۰۰۰۰	add
۰۰۰۰۰۱	sub
۰۰۰۰۱۰	not
۰۰۰۱۰۰	and
۱	

چون دستور پرش شرطی نداریم دستورات if than else

در این پردازنده قابل اجرا نیست

(وکی برای بیان هم نیست چون با مثال است و پردازنده)

کاملی نداریم.



ادامه درص بعد

۷۳

Subject نمونه‌ی بار stack پخواننده و نوشته، سنکرون است و آسنکرون نیست و با clk نیاز دارند بنابراین اگر  
 Date رجیستری بعد از stack قرار بگیرد محتویات stack را در ۲ کلاک در خود نگه می‌دارد.


مثلاً اگر  
 برای این کار پردازنده‌ی ما محدود است بنابراین برای Push نباید full  
 یک یا چند بار این کار برای Pop نباید empty باشد.

PC ما ۲ بیت است پس حافظه‌ی ما ۲ بیت دارد  
 که چون ۲ bit است.





حتماً بررسی شود. = طراح بقیه‌ی پردازنده‌ها هم با همین صورت است.

جز ۲ پردازنده نیست و بقیه‌ی اجزای اصلی داخل پردازنده اند.



زود بی مباهاتی باید در Stack و Push شود

Subject \_\_\_\_\_  
Date \_\_\_\_\_



برای این وجود دارد حافظه های ما کند هستند و منته است  
بعضی جاها با ۷ کلاک یعنی جاها با ۵ کلاک رسد داده را فراهم کند ما می خواهیم برای هر کدام پردازنده را عوض کنیم  
بنابراین با این سیگنال ready در وارد کنترل حافظه این قابلیت را ایجاد می کنیم.

سئوال ۱

رویدادهای کل باعث تغییر روند اجرای برنامه می شود: Polling = در زمان های مشخص مرتباً سرکش با I/O می کند تا ببیند سرور می خواهد یا نه.

① منشا خارجی Interrupt = کار خودش را می کند تا یک نفر بیاید و در بزند و سپس می رود کار می بیند  
روتنی سیستم عامل را انجام می دهد (سرعت بالاتر) مثلاً کیبورد

② منشا داخلی Exception


۱۲۳۴۵

Subject \_\_\_\_\_  
Date \_\_\_\_\_

میاد داخل پردازنده است.

منشأ داخلی در پردازنده همان بررسی نمی کنیم چون ضربه و تقسیم نداریم.  
Divide by zero \*  
overflow  
این مورد ۲ مورد ۱) باید در کنترلر اضافه شود

undefined Inst. مثلا opcode ای داریم که توسط پردازنده شناخته نشده نیست.



اتفاقی داخل پردازنده اضافه لا آن را از مسیر اصلی خود خارج کرده است و سرورین رو تین بران اجراه آن باید ایجاد شود. حساس و بعد می خواهیم واحد کنترل و مسیر داده را برای Ex. Handling همان کنیم و انجام دهیم.


۹۲, ۸, ۱۳

① نوع Exception


② دستوری که باعث Exception شده است.

حالت اول

\* با بروز Exception هواره باید بخش خاص از سیستم عامل بررسی کنیم و در آن بخش با اجرائی برنامه ای نوع Exception.



تشخیص داده شده و با روتین متناظر آن بررسی کنیم. نرفتن CR! در رجیستر تا این وصل شده. OS  
حالت دوم با بروز Excep. بر اساس نوع آن مستقیماً با روتین متناظر بررسی کنیم. OS





در من قبل برای هر Excep. یک بای خاص در حافظه پریم و در روشن وجود ISR ها در زمان اول حافظه (۷۷)

Subject

Date

ما برای هر Excep. یک بای خاص در حافظه پریم و آن را می خوانیم و بعد متناسب با آن H<sub>1</sub> یا H<sub>2</sub> یا ... می پریم پس واحد کنترل ما در حالت ۲ عوض می شود چون ... باید تشخیص دهد ابتدا با کدام ISR برخورد می کند پس باید دستور بخواند از حافظه هم فعال شود.

get rect, set rect. برای کار با سرویس روتین اینتر آپت می باشد در x.۸۶


این کار قبلی در واحد کنترل و مسیره داده را سیستم ما مل با پردازنده force کرده و برای ساختن نیازهای خودش است

\* واحد کنترل ریز برون ما سازی "Microprogrammed Controller" در مقابل Hard wiring  
 که مبتداً لایحه را ذکر کردیم.

① ریز دستور Micro Inst. : مجموعه ای های سیگنال های کنترلی مسیره داده یک ریز دستور را تشکیل می دهد.

② اجزای ریز دستور : با معنی عددور سیگنال های کنترلی موجود در ریز دستور

③ ریز حافظه (Micro Memory) : حافظه ای که ریز دستورات در آن ذخیره می شوند.



داخل واحد کنترل است و داخل پردازنده است و حافظه است. امکان داده و دستورات در آن قرار دارد ریز


تدارک ریزهای state machine

ادامه در من بعد

ریز حافظه شامل: I<sub>1</sub> (مثلاً I<sub>1</sub>) می باشد. IF (مثلاً I<sub>1</sub>) می باشد. با صورت ترتیبی اجرا می شوند.

Subject \_\_\_\_\_  
Date \_\_\_\_\_

انتخاب مخرم یعنی



درست کردن واحد کنترل در واقع می شود پرکردن ریز حافظه با برابرین flexibility را با V من در چون بعداً می توانیم با راحتی آن را عوض کنیم.

این بزرگ کنترل معمول است

یعنی با آدرس ریز دستور جدیدی از MPC بدست می آید. به عنوان مثال همان کنترل در این مورد می آید. برای این کار مثلاً در ۲ باید نام ها اجرا شوند. این نام باید در دستور است.

IF	IorD	Mem read	Mem write	Reg Dst	Mem to Reg	Reg write	ALU SRC1	ALU SRC2	ALU OP	PC SRC	PC write	PC write count
0	0	1	0	0	0	0	01	00	00	1	0	0
1	0	0	0	0	0	0	10	00	-	-	-	1
2	0	0	0	0	0	0	00	00	10	1	-	1
3	-	-	-	-	-	-	-	-	-	-	-	1
4	-	-	-	-	-	-	-	-	-	-	-	0
5	-	-	-	-	-	-	-	-	-	-	-	1
4	-	-	-	-	-	-	-	-	-	-	-	0

برنامه‌ها  
آدرس MPC  
ریز دستور  
جدید تعیین می شود  
بیت ۱  
آدرس  
برقی

۱۱

در اجرای دستورات M.R. بر حسب سلا یا S بود آن

مثلاً اگر بخواهیم ۰.۷. را هم با هم واحد کنترل اضافه کنیم باید قلمه از ۲ بیت بیشتر باشد

در هر حالتی که از خود ۱ می برد و پس از آن ۱ با ۱ IF می برد در RT باید اجرا شوند

در ریز دستور M.R. = برای این که بتواند بفهمد که ۱ برد یا ۰ برد یا ۱ در انتها قرار داد چون با ۱ که با خود M.R. آمدیم



۷۶

پس با 11 انتخاب دوم را هم انجام می دهیم و بنا بر این با تریا با واحد کنترل و این ۹ یا تعداد و چند نوع رفتن با هم حل می



Subject

Date

بهر دارد تعداد بیت های فیلد پیدا می شوند تا در این جا ۲ بیت کافی بود

ما تریجی می دهیم ریزها فطالی ما کوچک باشد چون در داخل خود پردازنده هستیم (فرض می کنیم)

فرض می کنیم در هر لحظه فقط یک سیگنال کنترلی فعال باشد و داریم (در ضمن از آدرس دستور بعدی هم فعلاً صرف نظر می کنیم و فقط با سیگنال های کنترلی کار داریم)



پس تعداد بیت ها با ما این کم شد ولی

این فرض او لیا، فرض معقول نبود و با سرانغ روش بعدی می رویم

گوییم شناسی هفتای بعد از مباحث طراحی ریز پردازنده (Single و Multi) سوال داد می شود و مسیر داده ان

رامی دهد و از ما مراحل اجرا دستور را می خواهد Fetch و Decode و (زیاد نیاز با خواندن ندارد)

حداقل C.A.T. دیگر یکی پایب لاین و دیگر Multi تا در میان نرم دوم می دهد

۱۸، ۸، ۹۲

پس فعلاً را برای فرض معقول داشتن ۲ تلاً می کنیم