



# راهنمای استفاده از نرم افزار Quartus

بر اساس نسخه Quartus II Web Edition 13.0.1.232

راهنمای راه اندازی اولیه



راهنمای پیش‌رو برای آموزش کار با نرم‌افزار Quartus II متعلق به شرکت Altera تهیه شده است. کلیه حقوق این اثر متعلق به گروه ICEEP دانشگاه تهران است. هر گونه تکثیر از این اثر منوط به اجازه‌ی کتبی پدیدآورندگان این راهنما در گروه ICEEP می‌باشد.

WWW.ICEEP.TU

## رند بازبینی

تغییرات	نسخه ی Quartus	تاریخ	نسخه
-	Quartus II Web Edition 13.0.1.232	۹۲/۸/۶	۱,۰
<ul style="list-style-type: none"><li>تقسیم بندی مطالب</li><li>اصلاح متن</li></ul>	Quartus II Web Edition 13.0.1.232	۹۲/۹/۳۰	۱,۱

## فهرست

فصل ۱: پیشگفتار.....	۸
فصل ۲: طراحی بر اساس HDL.....	۱۰
۱-۲- باز کردن Quartus.....	۱۱
۲-۲- ساخت پروژه جدید.....	۱۱
۱-۲-۲- نمای RTL.....	۲۱
۲-۲-۲- نمای ماشین حالت.....	۲۲
۳-۲-۲- نمای تکنولوژی ترسیم.....	۲۳
فصل ۳: طراحی بر اساس شماتیک.....	۲۷
فصل ۴: شبیه سازی رفتاری.....	۳۲
فصل ۵: پیاده سازی.....	۳۹
۱-۵- انتخاب دستگاه هدف.....	۴۰
۲-۵- تخصیص پین.....	۴۱
۱-۲-۵- تخصیص پین با روش استفاده از فایل آماده.....	۴۲
۲-۲-۵- تخصیص پین با روش دستی.....	۴۳
۳-۵- برنامه ریزی دستگاه.....	۴۴
واژه نامه.....	۵۲

## فهرست شکل ها

- شکل (۱-۲) مقدمه‌ی ساخت پروژه ..... ۱۲
- شکل (۲-۲) انتخاب نام برای پروژه ..... ۱۳
- شکل (۳-۲) افزودن فایل به پروژه ..... ۱۴
- شکل (۴-۲) انتخاب دستگاه مقصد ..... ۱۵
- شکل (۵-۲) انتخاب EDA ..... ۱۶
- شکل (۶-۲) خلاصه ساخت پروژه ..... ۱۷
- شکل (۷-۲) توصیف سخت‌افزاری واحد جمع‌کننده ..... ۱۷
- شکل (۸-۲) اضافه کردن فایل جدید ..... ۱۸
- شکل (۹-۲) پنجره Quartus (حالت کامپایل پروژه بدون خطا) ..... ۱۹
- شکل (۱۰-۲) خلاصه اطلاعات سنتز جمع‌کننده ..... ۲۰
- شکل (۱۱-۲) انواع نماها ..... ۲۱
- شکل (۱۲-۲) نمای RTL برای جمع‌کننده ..... ۲۲
- شکل (۱۳-۲) نمای تکنولوژی ترسیم برای جمع‌کننده ..... ۲۴
- شکل (۱۴-۲) انواع مشخصه‌های اتم ..... ۲۶
- شکل (۱-۳) پنجره‌ی طراحی شماتیک ..... ۲۸
- شکل (۲-۳) انتخاب گیت از کتابخانه‌ها ..... ۲۹
- شکل (۳-۳) انتخاب اجزای جمع‌کننده ..... ۳۰
- شکل (۴-۳) برقراری ارتباط بین اجزای جمع‌کننده ..... ۳۰

۳۳	شکل (۱-۴) پنجره شکل موج.....
۳۴	شکل (۲-۴) انتخاب گرهای دلخواه.....
۳۵	شکل (۳-۴) انتخاب ورودی و خروجی برای لیست پین ها.....
۳۵	شکل (۴-۴) حالت اولیه شکل موج ها.....
۳۶	شکل (۵-۴) مقداردهی سیگنال ها.....
۳۷	شکل (۶-۴) اجرای عملکردی شبیه سازی.....
۳۷	شکل (۷-۴) نتیجه شبیه سازی.....
۴۱	شکل (۱-۵) انتخاب دستگاه.....
۴۲	شکل (۲-۵) وارد نمودن فایل Excel.....
۴۲	شکل (۳-۵) تغییر نام پورت ها با توجه به نام گذاری در فایل Excel (۱).....
۴۳	شکل (۴-۵) تغییر نام پورت ها با توجه به نام گذاری در فایل Excel (۲).....
۴۴	شکل (۵-۵) پنجره ی تخصیص پین.....
۴۵	شکل (۶-۵) پنجره ی مدیریت کامپیوتر.....
۴۶	شکل (۷-۵) نصب درایور.....
۴۷	شکل (۸-۵) نصب دستی نرم افزار.....
۴۸	شکل (۹-۵) مسیر پوشه ی USB-Blaster.....
۴۸	شکل (۱۰-۵) اجازه نصب درایور.....
۴۹	شکل (۱۱-۵) انتخاب سخت افزار.....
۵۰	شکل (۱۲-۵) انتخاب فایل برنامه ریزی.....

شکل (۵-۱۳) برنامه‌ریزی دستگاه هدف ..... ۵۱

www.ICEEP.ir

# فصل اول

# پیشگفتار



---

در این راهنما به بررسی نحوه‌ی استفاده از نرم‌افزار Quartus II خواهیم پرداخت. برای این کار قدم به قدم به بررسی بخش‌های مختلف و نحوه‌ی کار با آن‌ها می‌پردازیم.

بدیهی است گفتار پیش رو برای آن دسته از افرادی که با این نرم‌افزار آشنا نبوده و یا افرادی که خواهان بازیابی اطلاعاتشان در مورد این نرم‌افزار هستند مفید خواهد بود.

در ادامه ۴ فصل خواهیم داشت. در فصل ۲ و ۳ با مبانی ایجاد یک طراحی آشنا می‌شوید، در فصل ۴ روش شبیه‌سازی طراحی را می‌آموزید و در نهایت با استفاده از راهنمایی فصل ۵ پیاده‌سازی طراحی را فرا خواهید گرفت.

**فصل دوم**

# **طراحی بر اساس**

# **HDL**

در این فصل، فرآیند طراحی یک واحد سخت‌افزاری بر اساس HDL را طی می‌کنیم. برای این کار یک مثال ساده مانند جمع‌کننده<sup>۱</sup> را انتخاب می‌کنیم. با این مثال به راحتی می‌توانید ارتباط گُذ نوشته شده‌ی خود را با مدار تولید شده ببینید. در این مثال، ما از زبان توصیف سخت‌افزاری Verilog برای مدار خود بهره گرفته‌ایم. لازم به ذکر است که مراحل لازم برای سنتز، مستقل از زبان انتخاب شده می‌باشند.

## ۲-۱- باز کردن Quartus

با تکمیل نصب نرم‌افزار دو آیکون بر روی Desktop شما ظاهر شده که یکی از آن‌ها مختص ویندوز ۳۲ بیتی بوده و دیگری برای ۶۴ بیتی مناسب می‌باشد. بسته به نسخه‌ی ویندوز شما یکی از این گزینه‌ها اجرا شده و با انتخاب دیگری خطایی مبنی بر عدم تطابق نسخه‌ی برنامه با نسخه‌ی ویندوز شما اعلام می‌گردد.


## ۲-۲- ساخت پروژه جدید

File -> New Project Wizard پنجره‌ی مربوط به ساخت پروژه را باز می‌کند. ابتدا مقدمه‌ای از پنج مرحله‌ی پیش رو برای تکمیل ساخت یک پروژه نمایش داده می‌شود که می‌توان با انتخاب گزینه‌ی "عدم نشان دادن دوباره‌ی مقدمات"<sup>۲</sup> از نمایش مجدد این پنجره در مراجعات بعدی

<sup>۱</sup> Full Adder


<sup>۲</sup> Don't show me this introduction again

به این بخش، جلوگیری کرد. پس از ورود به مرحله‌ی بعد، اطلاعات موردنیاز برای ساخت پروژه‌ی موردنظر از شما پرسیده می‌شود.




شکل (۱-۲) مقدمه‌ی ساخت پروژه

نام پروژه، محل موردنظر برای ذخیره‌ی آن و همچنین نام طراحی سطح بالای موردنظر برای این پروژه، در این مرحله از شما درخواست می‌گردد. لازم به ذکر است که این نام می‌بایست به طور دقیق با نام ماژول یا موجودیت تعریف شده در طراحی شما یکسان باشد.




شکل (۲-۲) انتخاب نام برای پروژه

در این مرحله می توان فایل های موجود را که پیشتر نوشته شده اند و مورد نیاز این پروژه می باشند به آن اضافه نمود. شایان ذکر است که افزودن فایل به پروژه در هر زمان دیگری نیز امکان پذیر می باشد.



شکل (۲-۳) افزودن فایل به پروژه


در این بخش دستگاہ مقصدی را که برای سنتز طراحی خود در نظر گرفته‌اید، انتخاب نمایید. این مرحله شامل گزینه‌های متعددی می‌باشد که بسته به نیاز کاربر تنظیم می‌گردند. در این بخش می‌توان به تنظیمات پیش‌فرض نرم‌افزار بسنده کرد و بر این اساس باقی مراحل را ادامه داد.



شکل (۲-۴) انتخاب دستگاه مقصد

در صورت نیاز به استفاده از دیگر ابزارهای EDA در نرم افزار Quartus، در این مرحله

می بایست آنها را تعیین نمایید.




شکل (۲-۵) انتخاب EDA

در نهایت تمامی تنظیمات معین شده برای پروژه، به صورت خلاصه در این مرحله به نمایش

گذاشته می شوند.





شکل (۶-۲) خلاصه ساخت پروژه

همان‌طور که پیشتر بیان کردیم برای سنتز مدار خود می‌توانید از تعریف شماتیک آن استفاده کنید و یا آن‌که مدار خود را با زبان‌های HDL توصیف نمایید. در این بخش مراحل سنتز جمع‌کننده‌ی کامل که به زبان Verilog نوشته شده است را بیان می‌کنیم. مدار به صورت شکل ۷-۲ توصیف شده است:

```


1  `timescale 1ns/100ps
2
3  module FA (input a, b, cin, output sum, cout);
4      assign sum = a ^ b ^ cin;
5      assign cout = (a & b) | (a & cin) | (b & cin);
6  endmodule

```

شکل (۷-۲) توصیف سخت‌افزاری واحد جمع‌کننده

در گام پیشین، هنگام ساخت پروژهی my\_project، فایل FA را به آن اضافه نمودیم و از آنجا که در کُد Verilog، ماژول خود را FA نام گذاری کرده ایم هنگام ساخت پروژه نیز نام top-level design را FA نهادیم.

برای توصیف یک مدار می توان از مسیر File -> New استفاده کرد و از میان فایل های طراحی ای که در اختیار گذاشته شده یکی از زبان های Verilog یا VHDL را انتخاب نمود و یا آن که از تعریف مدار به شکل بلوک دیاگرام یا همان شماتیک بهره برد.




شکل (۲-۸) اضافه کردن فایل جدید

پس از اضافه نمودن فایل های مورد نیاز به پروژه، اکنون می توانید آن را کامپایل کنید. برای این کار Start Compilation -> Processing را اجرا کنید.

در صورتی که خطایی در کُد شما وجود نداشته باشد، این مرحله بدون مشکل پایان یافته و

در انتها نتایج حاصل از سنتز به صورت خلاصه در پنجره‌ای به نمایش گذاشته می‌شوند در حالی که در صورت وجود خطا، این مرحله به درستی پایان نمی‌پذیرد و در قسمت مربوط به پیغام‌ها، تعداد خطاهای موجود در کُد شما نشان داده می‌شوند. با کلیک بر روی هر یک از این خطاها، به خط مربوطه در کُد ارجاع داده می‌شود. با برطرف نمودن تمامی خطاها دوباره مدارتان را کامپایل کنید.



شکل (۲-۹) پنجره Quartus (حالت کامپایل پروژه بدون خطا)

اطلاعات مهم سنتز به صورت خلاصه در بخشی با نام خلاصه‌ی روند<sup>۱</sup> قابل مشاهده می‌باشد. این اطلاعات شامل وضعیت سنتز، نسخه‌ی نرم‌افزار Quartus ای که برای سنتز استفاده شده، خانواده‌ای از بردهای FPGA که به عنوان بُرد مقصد در نظر گرفته شده، تعداد کل المان‌های مورد نیاز برای ساخت مدار مورد نظر بر روی بُرد انتخاب شده، تعداد ثباتها و المان‌های ترکیبی مورد نیاز مدار و اطلاعاتی از این دست می‌باشد. خلاصه‌ی روند حاصل از سنتز مدار جمع‌کننده در شکل ۲-۱۰

<sup>۱</sup> Flow Summary

آورده شده است.

Flow Summary	
Flow Status	Successful - Wed Jul 24 12:25:52 2013
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	FA
Top-level Entity Name	FA
Family	Cyclone IV GX
Total logic elements	2 / 14,400 (< 1 %)
Total combinational functions	2 / 14,400 (< 1 %)
Dedicated logic registers	0 / 14,400 (0 %)
Total registers	0
Total pins	5 / 81 (6 %)
Total virtual pins	0
Total memory bits	0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0 / 2 (0 %)
Total GXB Receiver Channel PMA	0 / 2 (0 %)
Total GXB Transmitter Channel PCS	0 / 2 (0 %)
Total GXB Transmitter Channel PMA	0 / 2 (0 %)
Total PLLs	0 / 3 (0 %)
Device	EP4CGX15BF14C6
Timing Models	Final

شکل (۲-۱۰) خلاصه اطلاعات سنتز جمع کننده

برای آنالیز و خطایابی مدار خود می‌توانید از قابلیت‌هایی که نمای لیست گره<sup>۱</sup> در اختیار شما قرار می‌دهد، بهره ببرید. این بخش تنها زمانی که کامپایل مدارتان با موفقیت پایان پذیرد به نمایش در آمده و فعال می‌گردد. چگونگی دسترسی به این بخش در شکل ۲-۱۱ نشان داده شده است. همان‌طور که مشاهده می‌شود این قسمت دارای سه زیر شاخه با نام‌های نمای<sup>۲</sup> RTL، نمای ماشین حالت<sup>۳</sup> و نمای تکنولوژی ترسیم<sup>۴</sup> می‌باشد.

<sup>۱</sup> Netlist Viewer

<sup>۲</sup> RTL Viewer

<sup>۳</sup> State Machine Viewer

<sup>۴</sup> Technology Map Viewer

Task	Time
Compile Design	00:00:43
Analysis & Synthesis	00:00:13
Edit Settings	
View Report	
Analysis & Elaboration	
Partition Merge	
View Report	
Design Partition Planner	
Netlist Viewers	
RTL Viewer	
State Machine Viewer	
Technology Map Viewer (Post-Mapping)	


شکل (۲-۱۱) انواع نماها

## ۲-۲-۱- نمای RTL

این گزینه برای مشاهده‌ی نتایج حاصل از سنتز مدار گزینه‌ی مناسبی می‌باشد و این امکان را برای شما فراهم می‌آورد تا تشخیص دهید که، به لحاظ المان‌های منطقی و نحوه‌ی اتصال آن‌ها با یکدیگر، آیا مدار به درستی توسط نرم‌افزار تفسیر شده است یا خیر. در حقیقت شماتیک مدار شما به صورت گرافیکی در این بخش قابل مشاهده است. از نمای RTL و نمای ماشین حالت می‌توان استفاده کرد و مدار را پیش از انجام هر پروسه‌ی دیگری، به صورت چشمی بررسی نمود. مشاهده‌ی مدار طراحی شده به شما کمک می‌کند تا مدار خود را آنالیز کرده و منشأ خطاهای طراحی را بیابید و در صورتی که نمای RTL آن درست باشد، خواهید دانست که آنالیز خود را بر روی دیگر قسمت‌ها مانند آنالیز زمانی متمرکز نمایید. لازم به ذکر است که این شماتیک، ساختار نهایی مدار شما نبوده و بیشتر طراحی اولیه‌ی شما را به تصویر می‌کشد؛ چرا که بهینه‌سازی‌ها هنوز بر روی آن اعمال نگردیده‌اند. در واقع به کمک این بخش می‌توان به راحتی به مداری که نرم‌افزار از توصیف ما به

دست آورده پی برد. هر چه مدار توصیف شده پیچیده تر باشد و به جای ساختاری به صورت رفتاری توصیف گردیده باشد، نقش این بخش پر رنگ تر می گردد. چراکه با تولید RTL این گونه مدارات به سادگی می توان به چگونگی مدار سنتز شده پی برد و در صورت نیاز، کد نوشته شده برای آن ها را تغییر داد.

نمای RTL جمع کننده ی مورد نظر به شکل ۱۲-۲ تولید گردیده است. از آن جا که جمع کننده کاملاً به صورت ساختاری توصیف شده، تناظر یک به یکی میان کد مربوطه و مدار شکل ۱۲-۲ مشاهده می شود. سه گیت AND دو ورودی و یک گیت OR سه ورودی برای ساخت رقم نقلی خروجی و یک گیت XOR سه ورودی برای حاصل جمع که در شکل ۱۲-۲ وجود دارند به راحتی با توصیف مدار مطابقت دارد.



شکل (۱۲-۲) نمای RTL برای جمع کننده

## ۲-۲-۲ - نمای ماشین حالت

این قسمت دید مناسبی از ماشین حالت های موجود در طراحی به شما می دهد. این بخش یک نمایش گرافیکی از حالت ها و گذارهای ماشین حالت های موجود در مدار ارائه می دهد.

از آنجا که مثال جمع کننده مداری ترکیبی می باشد، هیچ ماشین حالتی برای آن تولید نخواهد


شد.

## ۲-۲-۳- نمای تکنولوژی ترسیم

این قسمت نیز یک نمایش گرافیکی و وابسته به تکنولوژی را در اختیار طراح قرار می دهد. نمای تکنولوژی ترسیم به صورت سلسله مراتبی، بخش های پایه<sup>۱</sup> طراحی شما مانند سلول های منطقی دستگاه و هم چنین پورت های ورودی/خروجی را نمایش می دهد و برای برخی از خانواده ها امکان مشاهده ی ثابت ها و LUT<sup>۲</sup> های داخل این سلول ها را نیز فراهم می کند؛ علاوه بر آن به شما کمک می کند تا گره ها را پس از سنتز مکان یابی کنید. به این ترتیب که می توان از پورت های ورودی و خروجی طراحی شروع کرده و به سمت جلو یا به عقب حرکت کنید و یا آن که به صورت سلسله مراتبی در سطوح مختلف طراحی جستجو کرده تا به گره دلخواه خود دست یابید و یا با بررسی شماتیک طراحی، یک ثابت بخصوص را پیدا نمایید. نمای تکنولوژی ترسیم برای مدار جمع کننده به صورت شکل ۲-۱۳ می باشد. به هریک از المان های آبی رنگ نشان داده شده در شکل، بخش پایه ای گفته می شود که هر یک دارای نام اتم، نام پورت ها و نوع اتم می باشند و جزئیات بیشتری را نیز شامل می شوند.


<sup>۱</sup> Atom Primitive

<sup>۲</sup> Look Up Table



شکل (۲-۱۳) نمای تکنولوژی ترسیم برای جمع کننده

که با کلیک بر روی هر یک از المان‌های نشان داده شده می‌توان یک مرحله دقیق‌تر شد و



بدین ترتیب به جزئیات بیشتری دسترسی پیدا کرد.

با کلیک راست بر روی هر یک از بخش‌های پایه‌ای و انتخاب گزینه‌ی ویژگی‌ها<sup>۱</sup> می‌توان به

اطلاعات جزئی‌تری از آن‌ها دسترسی پیدا کرد. این اطلاعات بسته به ماهیت اتم انتخابی متفاوت



خواهند بود. در مثال جمع کننده دو دسته اتم وجود دارند: یکی سلول های منطقی<sup>۱</sup> و دیگری بافرهای ورودی و خروجی<sup>۲</sup>.

برای سلول منطقی مربوط به حاصل جمع که معادل با XOR در نظر گرفته شده، ویژگی های زیر نشان داده شده است. برای این اتم چهار مشخصه وجود دارند:

- شماتیک

پیشتر با کلیک بر روی اتم، جزئیات این قسمت را مشاهده کردیم.

- جدول درستی

این جدول در ازای مقادیر مختلف برای ورودی ها، مقدار خروجی را نشان می دهد.

- جدول کارنو

این جدول نمایش گرافیکی جدول درستی می باشد.

- پورت ها

پورت های ورودی/خروجی اتم مورد نظر را نشان داده و فعال بالا<sup>۳</sup> و یا فعال پایین<sup>۴</sup> بودن هر یک را مشخص می نماید.

این در حالی است که برای پورت های موجود تنها دو مشخصه شماتیک و پورت وجود دارد.


---

<sup>۱</sup> Logic Cell

<sup>۲</sup> I/O Buffer

<sup>۳</sup> Active High

<sup>۴</sup> Active Low



شکل (۲-۱۴) انواع مشخصه‌های اتم


شایان ذکر است که تمام این نماها همواره نتایج آخرین کامپایلی را که با موفقیت انجام شده است، نشان می‌دهد. بنابراین اگر شما طراحی خود را تغییر داده به طوری که در فاز آنالیز آن خطایی حاصل شود، نمی‌توانید لیست گره مربوط به این طراحی را مشاهده کنید ولی هنوز قادر خواهید بود تا نتایج حاصل از آخرین نسخه‌ی کامپایل شده‌ی طراحی خود را ببینید.

فصل سوم

**طراحی بر اساس**

**شماتیک**

در این فصل به توضیح ایجاد یک طراحی بر اساس اتصال بلوک‌های کتابخانه‌ای می‌پردازیم. بنابراین این بار از شماتیک مدار جمع‌کننده استفاده می‌کنیم تا با این مثال، ویژگی‌های دیگر نرم‌افزار Quartus را نشان دهیم. در ابتدا به طریقی که در فصل چهارم توضیح دادیم، یک پروژه‌ی جدید با نام FA\_Schematic می‌سازیم. به File > New رفته و این بار گزینه‌ی بلوک دیاگرام<sup>۱</sup> / فایل شماتیک را از زیر گروه فایل‌های طراحی<sup>۲</sup> انتخاب می‌کنیم.



شکل (۳-۱) پنجره‌ی طراحی شماتیک


حال می‌بایست با کنار هم قرار دادن تمامی اجزای موردنیاز، مدار موردنظر را ساخت. می‌دانیم که عملیات این جمع‌کننده با تعریف رقم نقلی خروجی و حاصل جمع همراه است. بنابراین برای چیدن گیت‌های لازم، ابزار نماد<sup>۳</sup> را که با نماد گیت AND مشخص شده است را از نوار ابزار

<sup>۱</sup> Block Diagram

<sup>۲</sup> Design Files

<sup>۳</sup> Symbol Tool

انتخاب کنید. همان‌طور که مشاهده می‌شود سه دسته اصلی با نام‌های توابع اصلی<sup>۱</sup>، غیره<sup>۲</sup> و پایه‌ها<sup>۳</sup> وجود دارند که هر یک زیر گروه‌های دیگری را شامل می‌شوند. بسته به نوع المان‌های مورد نظر، طراح می‌تواند میان هر یک از این گروه‌ها گشته و اجزای مربوطه را انتخاب نماید.



شکل (۲-۳) انتخاب گیت از کتابخانه‌ها


از آن‌جا که ما برای مدار جمع‌کننده‌ی خود به گیت‌های منطقی پایه از قبیل AND، OR و XOR نیازمندیم، به زیر گروه منطقی<sup>۴</sup> از بخش پایه‌ها مراجعه کرده و آن‌ها را انتخاب می‌نماییم. توجه به این نکته ضروری است که برای ورودی‌ها و خروجی‌های مدار نیز می‌بایست از پورت‌های ورودی یا خروجی استفاده کرد. این پورت‌ها نیز در بخش پایه‌ها و زیر بخش پین قابل دسترس می‌باشند.

<sup>۱</sup> Megafunctions

<sup>۲</sup> Others

<sup>۳</sup> Primitives


<sup>۴</sup> Logic



شکل (۳-۳) انتخاب اجزای جمع کننده

پس از انتخاب تمامی اجزای موردنیاز، حال می‌بایست ارتباط میان آن‌ها را به درستی برقرار

کرد.



شکل (۴-۳) برقراری ارتباط بین اجزای جمع کننده

حال برای کامپایل کردن مدار ساخته شده می‌بایست ابتدا این فایل را و ذخیره کنیم و سپس

آن را به پروژه‌ی خود بیافزاییم. در صورتی که مشکلی در ارتباطات و یا هر بخش دیگری از مدار

وجود نداشته باشد، می توان خلاصه ی نتایج سنتز را مشابه قبل در قسمت خلاصه ی روند مشاهده کرد.

www.ICEEP.ir




**فصل چهارم**

**شبیه سازی رفتاری**



Quartus II امکان شبیه‌سازی مدارات طراحی شده را برای شما فراهم می‌کند. ما نیز در این قسمت، هم به منظور توضیح این ویژگی در نرم‌افزار Quartus و هم به منظور اطمینان حاصل کردن از درستی عملکرد طراحی، جمع‌کننده‌ی خود را شبیه‌سازی کردیم.

باز هم به منوی File->New مراجعه کرده ولی این بار به جای فایل‌های طراحی به بخش فایل‌های درستی‌سنجی/درستی‌یابی<sup>۱</sup> رفته و گزینه‌ی برنامه‌ریزی دانشگاهی<sup>۲</sup> VWF را انتخاب می‌کنیم و بدین ترتیب پنجره‌ی مربوط به شکل موج باز می‌شود.




شکل (۴-۱) پنجره شکل موج

سپس به صورت زیر عمل می‌کنیم. بدین ترتیب که گره‌های موردنیاز در طراحی را انتخاب کرده و سیگنال‌ها یا پورت‌های ورودی/خروجی و یا هر موجودیتی را که خواستار حضور آن در شبیه‌سازی هستیم را به شکل موج خود می‌افزاییم.

<sup>۱</sup> Verification/Debugging Files


<sup>۲</sup> University Program VWF



شکل (۴-۲) انتخاب گره های دلخواه

از آنجا که برای بررسی عملکرد جمع کننده تنها به پورت های ورودی و خروجی نیازمندیم، بنابراین یابنده ی گره<sup>۱</sup> را به گونه ای تنظیم می کنیم که تنها لیست پین های موجود در مدار را نمایش دهد.

<sup>۱</sup> Node Finder




شکل (۳-۴) انتخاب ورودی و خروجی برای لیست پین‌ها

با انتخاب تمامی گره‌های موردنظر، همه‌ی آن‌ها را به صفحه شکل موج خود اضافه می‌کنیم.

بدین ترتیب همه چیز برای شبیه سازی آماده بوده و تنها مقدار دهی به ورودی‌ها و بررسی خروجی‌ها


باقی می‌ماند.



شکل (۴-۴) حالت اولیه شکل موج‌ها

حال نوبت آن است که هر یک از سیگنال‌های a، b و cin را مقداردهی نماییم. به این منظور

بخشی از سیگنال موردنظر را انتخاب کرده و با استفاده از گزینه های مختلفی که در نوار ابزار تعبیه شده، مقادیر صفر، یک، امپدانس بالا و ... را به آن ها نسبت می دهیم.




شکل (۴-۵) مقداردهی سیگنال ها

حال برای مشاهده ی مقادیر خروجی ها، می بایست مدار را با مقادیر داده شده راه اندازی کنید. البته پیش از آن که بتوانید مدار را شبیه سازی کنید، لازم است که آن را ذخیره نمایید. برای شبیه سازی دو گزینه ی شبیه سازی عملکردی<sup>۱</sup> و شبیه سازی زمانی<sup>۲</sup> پیش رو خواهید داشت که در حالت اول تنها عملکرد مدار در حالت ایده آل بودن عملکرد اجزا، مورد مطالعه قرار می گیرد، اما حالت دوم در شرایط پیاده سازی واقعی با در نظر گرفتن تاخیرهای زمانی و سایر ملاحظات انجام می گیرد.

<sup>۱</sup> Functional


<sup>۲</sup> Timing



شکل (۴-۶) اجرای عملکردی شبیه سازی

نکته: شبیه سازی تنها برای برخی از خانواده های FPGA امکان پذیر است. به عنوان مثال در صورتی که در زمان تعیین دستگاه مقصد از تنظیمات پیش فرض نرم افزار استفاده نموده اید (Cyclone IV GX) شبیه سازی به درستی انجام نخواهد پذیرفت.

در نهایت نتیجه ی شبیه سازی در قالب یک پنجره ی جدید و غیر قابل تغییر نمایش داده می شود.



شکل (۴-۷) نتیجه شبیه سازی

از آنجا که مثال در نظر گرفته شده مداری ترکیبی بوده و تنها به ورودی‌ها وابسته می‌باشد، با بررسی مقادیری که در هر لحظه دو سیگنال خروجی Sum و Cout به خود می‌گیرند به سادگی می‌توان پی به عملکرد صحیح شماتیک ساخته شده‌ی خود، به عنوان یک مدار جمع‌کننده، ببریم.

فصل پنجم

# پیاده‌سازی

پیاده‌سازی فرآیندی شامل ترجمه<sup>۱</sup>، ترسیم<sup>۲</sup>، جایابی<sup>۳</sup> و مسیر یابی<sup>۴</sup> است. در این راهنما پیاده‌سازی روی برد DE2 انجام می‌شود. اما روند مشابهی برای برنامه‌ریزی<sup>۵</sup> هر FPGA از شرکت ALTERA در Quartus تعریف شده است که در این قسمت به آن می‌پردازیم.

## ۵-۱- انتخاب دستگاه هدف<sup>۶</sup>

در ابتدای کار بایستی دستگاه مقصد را از حالت پیش فرض به دستگاه مقصد برد DE2 تغییر دهید. می‌توانید این کار را در ابتدای زمان تعریف پروژه انجام دهید و یا اگر از آن مرحله عبور کرده‌اید از طریق `Assignment > Device` به پنجره‌ای مشابه شکل ۵-۱ بروید. در این پنجره در قسمت خانواده Cyclone II و برای نوع دستگاه EP2C35F672C6 را انتخاب کنید و تایید<sup>۷</sup> را بزنید.

---

<sup>۱</sup> Translate

<sup>۲</sup> Map

<sup>۳</sup> Place


<sup>۴</sup> Route

<sup>۵</sup> Program

<sup>۶</sup> Target Device

<sup>۷</sup> OK





شکل (۵-۱) انتخاب دستگاه

## ۵-۲- تخصیص پین


در این قسمت فرآیند تخصیص<sup>۱</sup> پین انجام شود. از آن جا که برد DE2 دارای تعداد پین های بسیاری است، برای انجام عمل تخصیص پین می توان از یک فایل Excel آماده که لیست تمام پین ها را داراست استفاده کرد و یا اینکه به صورت دستی این عملیات را انجام داد.

<sup>۱</sup> Assignment

## ۵-۲-۱- تخصیص پین با روش استفاده از فایل آماده

برای استفاده از فایل Excel در Quartus از طریق Assignments > Import Assignment

فایل ذکر شده را وارد کنید.



شکل (۵-۲) وارد نمودن فایل Excel

تنها نکته‌ای که وجود دارد این است که اگر از فایل Excel استفاده می کنید نام گذاری پورت‌ها باید بر اساس نام گذاری فایل مربوطه باشد. به عنوان مثال اگر در جمع کننده بخواهید ورودی‌ها را توسط سویچ‌های برد اعمال کنید و خروجی‌ها را توسط LED ها مشاهده کنید، باید نام گذاری پورت‌ها را در بخش Verilog به صورت زیر تغییر دهید.

```

1 module FA (input [2:0]SW, output [1:0]LEDR);
2     assign LEDR[0]=SW[2]^SW[1]^SW[0];
3     assign LEDR[1]=(SW[2]&SW[1])|(SW[2]&SW[0])|(SW[1]&SW[0]);
4 endmodule

```

شکل (۵-۳) تغییر نام پورت‌ها با توجه به نام گذاری در فایل Excel (۱)

در صورتی که طراحی شما دارای تعداد زیادی متغیر است که تغییر نام تمامی آنها کار زمان‌بری باشد می توانید ورودی‌ها را با اسامی فایل Excel گرفته و در داخل به

ورودی‌های واحد خودتان تخصیص دهید. در آخر هم ورودی‌های واحد را گرفته و به پورت‌های خروجی وصل کنید.

```

1 module FA (input [2:0]SW, output [1:0]LEDR);
2     wire a, b, cin, s, cout;
3     assign a=SW[2];
4     assign b=SW[1];
5     assign cin=SW[0];
6     assign LEDR[0]=s;
7     assign LEDR[1]=cout;
8
9     assign s=a^b^cin;
10    assign cout=(a&b) | (a&cin) | (b&cin);
11 endmodule


```

شکل (۴-۵) تغییر نام پورت‌ها با توجه به نام‌گذاری در فایل Excel (۲)

### ۵-۲-۲- تخصیص پین باروش دستی

در این روش از طریق Assignments > Pin Planner صفحه مربوط به تخصیص پین را باز

کنید. این صفحه مشابه شکل ۵-۵ است.



شکل (۵-۵) پنجره‌ی تخصیص پین


در قسمت پایین پنجره لیست پورت‌ها وجود دارد که باید به آن‌ها پین اختصاص دهید. در شکل ۵-۵ از آنجا که قبلا فایل Excel را وارد کرده‌ایم در مقابل هر پین موقعیت آن هم تعریف شده است که در این قسمت می‌توانید آن‌ها را تغییر دهید.

در نهایت یک بار دیگر طراحی خود را کامپایل نمایید تا از درست بودن عملیات تخصیص پین و اعمال آن به پروژه‌ی خود مطمئن شوید.

### ۵-۳- برنامه‌ریزی دستگاه

برای برنامه‌ریزی دستگاه ابتدا سیم‌های توان و اتصال به کامپیوتر برد را وصل کنید. سپس از


طریق Programmer > Tools پنجره برنامه‌ریزی را باز کنید. در صورتی که برای اولین بار است که برد را به کامپیوترتان وصل می‌کنید در قسمت تنظیمات سخت‌افزار<sup>۱</sup> هیچ سخت‌افزاری وجود ندارد در این شرایط باید درایور<sup>۲</sup> مربوط به سخت‌افزار برد را نصب کنید. برای این کار ابتدا روی کامپیوتر من<sup>۳</sup> راست کلیک کرده و گزینه مدیریت<sup>۴</sup> را انتخاب کنید. سپس در پنجره‌ی باز شده، روی USB-Blaster کلیک کنید.



شکل (۵-۶) پنجره‌ی مدیریت کامپیوتر<sup>۵</sup>


سپس در پنجره‌ی باز شده گزینه‌ی به روز رسانی<sup>۱</sup> درایور را بزنید.

- Hardware setup<sup>۱</sup>
- Driver<sup>۲</sup>
- My Computer<sup>۳</sup>
- Manage<sup>۴</sup>
- Computer Management<sup>۵</sup>




شکل (۷-۵) نصب درایور

در نهایت گزینه‌ی نصب دستی درایور را انتخاب کنید.



شکل (۵-۸) نصب دستی نرم‌افزار


در نهایت مسیر نشان داده شده در شکل ۵-۹ ( و یا هر مسیری که شما را به پوشه‌ی USB-Blaster می‌رساند. را وارد نموده و بعدی را انتخاب کنید.



شکل (۹-۵) مسیر پوشه‌ی USB-Blaster

در نهایت اجازه‌ی نصب نرم‌افزار از شما خواسته می‌شود که با دادن این اجازه درایور نصب


خواهد شد.



شکل (۱۰-۵) اجازه نصب درایور



پس از انجام این مرحله دو باره صفحه برنامه‌ریزی در Quartus را باز کنید و روی تنظیمات سخت افزار بروید و در بخش سخت‌افزارهای موجود<sup>۱</sup> گزینه‌ی USB-Blaster [USB-0] را انتخاب کنید.




شکل (۵-۱۱) انتخاب سخت‌افزار

پس از آن باید فایل پروژه خود را به این قسمت اضافه کنید. بنابراین روی گزینه افزودن فایل<sup>۲</sup> کلیک کرده و در بخش فایل های خروجی<sup>۳</sup> دنبال فایل با نام طراحی شما و با پسوند .sof بگردید و آن را باز کنید.

<sup>۱</sup> Available Hardwares

<sup>۲</sup> Add File


<sup>۳</sup> Output Files



شکل (۵-۱۲) انتخاب فایل برنامه‌ریزی

سپس در صفحه‌ی اصلی آن فایل آن را انتخاب و گزینه‌ی شروع<sup>۱</sup> را بزنید. اگر در روند برنامه‌ریزی خطایی وجود نداشته باشد عملیات با موفقیت انجام خواهد شد.

<sup>۱</sup> Start



شکل (۵-۱۳) برنامه ریزی دستگاه هدف

در این مرحله کار به اتمام می رسد. شما تا اینجا با عملیات پایه ای در Quartus آشنا شدید و می توانید سخت افزار خود را طراحی و روی برد آن را تست کنید. برای کسب اطلاعات بیشتر

می توانید به سایت [www.ICEEP.ir](http://www.ICEEP.ir) مراجعه کنید.

# واژه نامه

<b>A</b>	
Active High	فعال بالا
Active Low	فعال پایین
Add File	افزودن فایل
Assignment	تخصیص
Atom Primitive	بخش‌های پایه‌ای
Available Hardwares	سخت افزارهای موجود
<b>B</b>	
Block Diagram	بلوک دیاگرام
<b>C</b>	
Combined Files	فایل‌های ترکیبی
Computer Managment	مدیریت کامپیوتر
<b>D</b>	
Debugging	درستی‌یابی
Design File	فایل طراحی
Device	دستگاه
Driver	درایور
Download Selected File	دانلود فایل‌های انتخابی

<b>E</b>	
<b>F</b>	
Finish	اتمام
Flow Summary	خلاصه‌ی روند
Full Adder	جمع‌کننده
Functional	عملکردی
<b>G</b>	
<b>H</b>	
Hardware Setup	تنظیمات سخت‌افزار
<b>I</b>	
I/O Buffer	بافر ورودی / خروجی
<b>J</b>	
<b>K</b>	
<b>L</b>	
License	مجوز
Logic	منطقی

Logic Cell	سلول منطقی
<b>M</b>	
Manage	مدیریت
Map	ترسیم
Megafunctions	توابع اصلی
My Computer	کامپیوتر من
<b>N</b>	
Netlist Viewer	نمای لیست گره
Next	بعدی
Node Finder	یابنده‌ی گره
<b>O</b>	
OK	تایید
Others	غیره
Output File	فایل خروجی
<b>P</b>	
Place	جایابی
Primitive	پایه
Program	برنامه‌ریزی

Project	پروژه
Properties	ویژگی‌ها
<b>Q</b>	
<b>R</b>	
Route	مسیریابی
RTL Viewer	نمای سطح انتقال ثبات
<b>S</b>	
Schematic	شماتیک
Start	شروع
State Machine Viewer	نمای ماشین حالت
Symbol Tool	ابزار نماد
<b>T</b>	
Target Device	دستگاه مقصد
Technology Map Viewer	نمای تکنولوژی ترسیم
Timing	زمان‌بندی
Translate	ترجمه
<b>U</b>	



Update	به روز رسانی
<b>V</b>	
Verification	درستی سنجی
<b>W</b>	
<b>X</b>	
<b>Y</b>	
<b>Z</b>	