

شبکه بر روی تراشه: (Network On Chip)

در سال های 2006 و 2007 روند تکنولوژی از ساختن هسته های پردازشی بزرگ و پیچیده به سمت چندین هسته نسبتا ساده تر بر روی یک تراشه تغییر مسیر داد. در این دوران اولین پردازنده های چند هسته ای (عموما 4 هسته ای) در بازار عرضه شد. در سال 2010 بطور میانگین پردازنده ها 10 هسته پردازشی داشته و در سال 2016 این رقم به 100 هسته پردازشی رسیده است. مسلما پردازنده های با این تعداد هسته بالا برای کارهای پیچیده و عظیم پردازشی و یا کارهای با بار داده ای بالا مثل کارهای سرورهای اینترنت استفاده می شوند. برای اینکه دید بهتری نسبت به این تعداد بالای هسته ها و کاربرد آن ها داشته باشیم با مراجعه به آدرس www.top500.org می توانید لیستی همانند شکل زیر ببینید:

Rank	System	Cores	Rmax (TFlop/s)	Rpeak (TFlop/s)	Power (kW)
1	Summit - IBM Power System AC922, IBM POWER9 22C 3.07GHz, NVIDIA Volta GV100, Dual-rail Mellanox EDR Infiniband , IBM DOE/SC/Oak Ridge National Laboratory United States	2,282,544	122,300.0	187,659.3	8,806
2	Sunway TaihuLight - Sunway MPP, Sunway SW26010 260C 1.45GHz, Sunway , NRCPC National Supercomputing Center in Wuxi China	10,649,600	93,014.6	125,435.9	15,371
3	Sierra - IBM Power System S922LC, IBM POWER9 22C 3.1GHz, NVIDIA Volta GV100, Dual-rail Mellanox EDR Infiniband , IBM DOE/NNSA/LLNL United States	1,572,480	71,610.0	119,193.6	

این شکل 3 سوپر کامپیوتر برتر دنیا در سال 2018 را بر اساس توان پردازشی نشان می دهد و همانطور که می بینید تعداد هسته های قوی ترین آن ها در حدود 2 میلیون هسته می باشد .

مساله مهمی که در اینجا باید به آن توجه کرد این است که این هسته ها نیاز به ارتباط داشتن و اشتراک داده و پیام بین یکدیگر دارند تا کار محول شده را بدرستی انجام دهند. در گذشته محبوب ترین روش ارتباط سیستم




باس بود که طرفین ارتباط به نوبت و با کسب اجازه از داور باس آن را در اختیار می گرفتند و ارتباط خود را برقرار می کردند، اما با زیاد شدن هسته ها بار خازنی روی باس ها زیاد شده و تاخیر افزایش پیدا کرده بود و همچنین ارتباط همزمان چندین هسته با هم فراهم نبود. در اینجا بود که شبکه هایی مانند آنچه که در شبکه اینترنت مشاهده می کنیم با روتر های بسیار ساده تر به نام شبکه های روی تراشه به بازار آمدند.

در اینجا به ترتیب به مسایل مربوط به شبکه های روی تراشه اشاره خواهیم کرد.

Packet - Flit - Phit

عموما در شبکه ها واحد ارتباط بین هسته ها Packet یا همان بسته می باشد. هر پیام بین هسته با هسته دیگر به چند بسته شکسته شده و یک Header که در آن مقصد بسته و اطلاعات مورد نیاز دیگری وجود دارد به ابتدای هر بسته اضافه می شود. اما هر بسته ممکن است تا چندین بایت حجم داشته باشد و انتقال یک باره آن از روی پورت های روتر ها که اصولا حداکثر 128 بیتی هستند مقدور نباشد. پس هر بسته به چندین Flit شکسته می شود و مثلا یک Header flit دارد که اطلاعات روتینگ درون آن قرار دارد. Flit ها واحد کنترلی data flow در شبکه هستند. حال ممکن است مثلا ارتباط سریال بین روتر ها برقرار باشد. پس حتی یک Flit هم در یک کلاک قادر به عبور نخواهد بود و باید شکسته شود. به تعداد بیت هایی که در هر کلاک از سیم های روتر ها می گذرند Phit می گویند که در مثال ما 1 است.



Packet 2


Iran Center of Education and Promotion

Topology


این لغت به معنای چگونگی قرارگیری روتر های شبکه در کنار هم است و در سرعت انتقال داده تاثیر بسیار مهمی دارد در بحث توپولوژی دو دسته شبکه ی مستقیم و غیرمستقیم را داریم. شبکه های مستقیم شبکه هایی هستند که به هر روتر شبکه حتما یک یا چند هسته متصل است و شبکه های غیر مستقیم شبکه هایی می باشند که در آنهایی روتر هایی وجود دارند که هدف آنها تنها ارتباط بین سایر روتر هاست. در زیر شکل دو نمونه



از این دو گروه را می بینیم سمت راست توپولوژی درختی و سمت چپ توپولوژی مش نام دارند. در این شکل، دایره ها نماد روترها هستند.



Direct network



Indirect network

Routing

از مهم ترین مسایل در طراحی شبکه مساله Routing است که در آن به این می پردازیم که هر بسته وارد شده به یک روتر خاص با چه الگوریتمی از کدام پورت روتر خارج شود. مثلا در مورد شبکه مش که در بالا آمده است ساده ترین روش این است که ابتدا در راستای افقی یا X و سپس در راستای عمودی Y بسته را بفرستیم.

مهمترین مشکل در طراحی الگوریتم Routing این است که در شبکه بن بست و یا همان Deadlock پیش نیاید زیرا در آن صورت بسته ها در شبکه گیر کرده و به مقصد نمی رسند. مثلا اگر بگوییم هر کس به دلخواه اگر خواست ابتدا در راستای Y روتینگ را انجام دهد و در برخی روترها همان روتینگ قبلی که XY نام دارد انجام شود به Deadlock بر می خوریم.

Routing minimal مدلی است که در آن الگوریتم Routing کوتاه ترین مسیر بین دو گره شبکه را انتخاب می کند.



Flow control

علاوه بر اینکه باید بسته ها به صورت درست و به سمت مقصد حرکت کنند باید دقت کرد که در هر روتر چند پورت برای ورودی و خروجی با توجه به توپولوژی شبکه وجود دارد. این پورت ها میزان مشخص بافر دارند و اصولاً تنها پورت های ورودی هستند که بافر برای آن ها تعبیه می شود. پس باید در نظر داشت که اگر در بافر ورودی روتر بعدی در طول مسیر بسته، فضای کافی برای ذخیره بسته یا flit بعدی نداشته باشد آن را از دست می دهیم. پس علاوه بر پورت ها سیگنال های کنترلی مابین روترهای مجاور منتقل می شود تا چنین اتفاق هایی نیفتد.


علاوه بر این می توان به چندین صورت بسته ها را در شبکه منتقل کرد:

1. **Store & Forward:** در این روش باید تمامی flit های بسته دریافت شوند و سپس عملیات روتینگ انجام می شود. در این روش با اینکه header بسته رسیده و می توانیم روتینگ را انجام دهیم اما صبر می کنیم.
2. **Virtual cut through:** در این روش اگر در روتر بعدی فضای کافی برای ذخیره کل بسته کنونی وجود داشت، پس از دریافت header این بسته می توانیم عملیات انتقال را ادامه دهیم.
3. **Wormhole switching:** در این روش حتی اگر فضای کافی در روتر بعدی نبود با ما ارسال بسته را متوقف نکرده و تا جای ممکن بسته را ارسال می کنیم. پس بسته در بین روترهای مختلف پخش است و در یک جا به صورت متشکل قرار نمی گیرد. در این روش واحد کنترل ما Flit است و این روش محبوب تر است. برای اطلاعات بیشتر کلید واژه های بالا را جستجو کنید.

تا اینجا به صورت کلی با برخی ساختارها و مسایل شبکه های روی تراشه آشنا شده اید، در ادامه به بررسی معماری یک روتر می پردازیم تا بیش از قبل با پروسه کاری این شبکه ها نزدیک شویم:




Router Architecture



در شکل بالا شماتیک کلی یک روتر شبکه را می بینید. قبلا گفته بودیم که در ورودی ها بافر داریم. اینجا دیده می شود که تنها یک بافر نداریم و چندین بافر یا virtual channel در ورودی هر روتر قرار گرفته شده است. علت این موضوع این است که بتوان در صورت اینکه یک بسته بر روی یکی از بافرها قرار گرفته است و به هر علت انتقال آن متوقف شده، از بقیه بافرها برای انتقال بسته های جدید استفاده کرد. و همچنین بتوان شبکه ای اختصاصی برای برخی از بسته ها با اولویت بالاتر اختصاص داد. پس علاوه بر پورت خروجی برای هر بسته باید VC که باید در روتر بعد در آن ذخیره شود نیز مشخص شود که این عمل وظیفه VC allocator است. علاوه بر واحد Buffering در بخش عمده شکل یک crossbar میبینیم که وظیفه ارتباط بین پورت های ورودی و خروجی را دارد و مثلا در روتر بالا با 5 پورت، 5 ورودی و 5 خروجی دارد. پس مثلا اگر Input1 و Input3 بخوانند همزمان به پورت Output2 خروجی بفرستند ممکن نیست و باید بین آنها داوری صورت گیرد و یکی crossbar را در اختیار بگیرد. واحد switch allocator وظیفه این کار را دارد.



در عمل معماری روترها به صورت چند مرحله ای عمل می کند و در واقع بسته از چند stage می گذرد. در شکل زیر این مراحل را مشاهده می کنید:



هر مرحله در واقع یک سیکل به طول می انجامد. در ابتدا یک سیکل برا ذخیره هر Flit و سپس اگر Head flit داشته باشیم 2 مرحله بعدی Routing و VC allocation برای آن انجام می شود. تا دریافت بسته بعدی تمامی flit های بعد از header به همان پورت و همان VC فرستاده می شوند. پس از تعیین اینکه بسته به کجا برود، باید پورت های ورودی مختلف بر سر crossbar switch بچنگند و در یک سیکل این داوری را انجام می دهیم. سپس یک سیکل برای عبور از switch به نام مرحله ی switch traversal و یک سیکل برای عبور از سیم خروجی در نظر گرفته شده است که link traversal یا output buffering نام دارد.

این مراحل به صورت Pipeline پیاده سازی می شوند و در هر سیکل پنج Flit در حال عبور از Pipe هستند. باید توجه داشت که این Ideal case ماست و به دلایل بسیاری مثل نبود فضا در روتر بعد، ممکن است



Pipeline ما متوقف شده و به اصطلاح stall بخورد که باید مسایل کنترلی این Stall ها در طراحی روتر لحاظ شوند.

در این متن ما با مسایل اصلی و ساختار کلی روترهای شبکه های روی تراشه آشنا شدیم. باید دقت داشت که روند کلی در ساخت روترها به سمت کم مصرف بودن از لحاظ انرژی و سادگی آنهاست زیرا مساله انرژی در سال های اخیر بسیار مهم گشته و ارتباطات در تراشه ها در حدود 50 درصد انرژی مصرفی تراشه را تشکیل می دهند. در هر یک از حوزه های بالا مقالات متعددی ارائه شده که با جستجوی هر یک از keyword های ذکر شده می توانید به این مقالات دسترسی داشته و عمق یادگیری خود را بهبود بخشید.



Iran Center of ESL Education and Promotion

آرش وفایی

تابستان 97

