



راهنمای استفاده از نرم افزار ISE

بر اساس نسخه ISE 14.5

محدودیت‌های زمانی



راهنمای پیش‌رو برای آموزش کار با نرم‌افزار ISE متعلق به شرکت Xilinx تهیه شده است.
کلیه حقوق این اثر متعلق به گروه ICEEP دانشگاه تهران است. هر گونه تکثیر از این اثر منوط به
اجازه‌ی کتبی پدیدآورندگان این راهنما در گروه ICEEP می‌باشد.

رند بازبینی

نسخه	تاریخ	نسخه ISE
۱.۰	۹۳.۱۱.۲۴	۱۴.۵

فهرست

فصل ۱: پیشگفتار.....	۱۲
فصل ۲: کلیات محدودیت‌های زمانی.....	۱۴
۱-۲- محدودیت‌های اصلی.....	۱۵
۱-۲-۱- محدودیت‌های زمانی ورودی.....	۱۶
۱-۲-۱-۱- ورودی‌های هم‌زمان با سیستم.....	۱۷
۱-۲-۱-۲- ورودی‌های هم‌زمان با منبع.....	۱۹
۱-۲-۲- محدودیت‌های زمانی رجیستر به رجیستر.....	۲۲
۱-۲-۱-۲- حوزه‌های ساعت هم‌زمان PLL, DCM, DLL و MMCM (ارتباط خودکار).....	۲۳
۱-۲-۲-۲- حوزه‌های ساعت هم‌زمان با ارتباط دستی.....	۲۴
۱-۲-۲-۳- حوزه‌های ساعت غیرهم‌زمان.....	۲۶
۱-۲-۳- محدودیت‌های زمانی خروجی.....	۲۷
۱-۲-۳-۱- خروجی هم‌زمان با سیستم.....	۲۸
۱-۲-۳-۲- خروجی‌های هم‌زمان با منبع.....	۲۹
۱-۲-۴- مسیرهای نادرست.....	۳۲
فصل ۳: اصول محدودیت‌های زمانی.....	۳۵
۱-۳- سیستم محدودیت.....	۳۶
۱-۳-۱-۱- PLL, DCM, BUFR, PMCD و MMCM.....	۳۶
۱-۳-۲- شرایط انتقال.....	۳۶
۱-۳-۳- مثال (DCM).....	۳۷
۱-۳-۴- المان‌های هم‌زمان.....	۳۸
۱-۳-۵- تحلیل با محدودیت Period.....	۳۹
۱-۳-۶- کلیدواژه Phase.....	۳۹
۱-۳-۷- دستکاری اجزای PLL, DCM, DLL و Phase.....	۴۰
۱-۳-۸- ایجاد گروه زمانی.....	۴۱
۱-۳-۹- اتصال گره.....	۴۱

۴۲	۱۰-۱-۳- نام زمانی Attribute در یک گره یا سیگنال.....
۴۲	۱۱-۱-۳- نام زمانی روی یک پد ساعت یا گره.....
۴۵	۱۲-۱-۳- تفاوت بین گره نام زمانی (TNM_NET) و نام زمانی (TNM).....
۴۵	۱۳-۱-۳- قوانین انتشار برای محدودیت گره نام زمانی.....
۴۶	۱۴-۱-۳- ایجاد گروه های زمانی با کمک سیگنال IPAD.....
۴۶	۱۵-۱-۳- ساختارهای سلسله مراتبی.....
۴۸	۱۵-۱-۳- استفاده از کاراکترهای Wildcard.....
۵۰	۱۵-۲-۳- پین نمونه گیری.....
۵۱	۱۶-۱-۳- محدودیت های گروه.....
۵۲	۱۶-۱-۳- گروه های زمانی.....
۵۲	۱۶-۲-۳- گروه های از پیش تعریف شده.....
۵۳	۱۶-۳-۳- گروه های تعریف شده توسط کاربر.....
۵۳	۱۶-۴-۳- Timing Group Attribute.....
۵۴	۱۶-۵-۳- ایجاد زیرمجموعه از گروه های موجود.....
۵۴	۱۶-۶-۳- Pattern Matching.....
۵۵	۱۶-۷-۳- مثال گروه زمانی.....
۵۶	۲-۳- الویت های محدودیت.....
۵۶	۳-۳- محدودیت های زمانی.....
۵۷	۳-۳-۱- محدودیت Period.....
۵۷	۳-۳-۱- توصیف دوره تناوب ساعت.....
۵۸	۳-۳-۲- محدودیت Period روی گره ساعت.....
۵۹	۳-۳-۳- محدودیت های مرتبط.....
۶۰	۳-۳-۴- نحوه استفاده از محدودیت Period.....
۶۰	۳-۳-۵- حوزه های غیر مرتبط.....
۶۰	۳-۳-۶- مسیرهای پوشش داده شده توسط Period.....
۶۱	۳-۳-۲- محدودیت Offset.....
۶۱	۳-۳-۱- توصیف واسطه های زمانی با اجزای بیرونی.....
۶۱	۳-۳-۲- توصیف ارتباط بین داده بیرونی و ساعت.....
۶۳	۳-۳-۳- لبه ساعت آغازین.....
۶۳	۳-۳-۴- پد ساعت و داده بیرونی.....
۶۳	۳-۳-۵- مسیرهای تحت پوشش محدودیت های Offset.....
۶۴	۳-۳-۶- تحلیل زمانی I/O.....
۶۴	۳-۳-۷- سطوح پوشش.....

۶۵(Multi Cycle)From: To محدودیت ۳-۳-۳
۶۶ Multi Cycle محدودیت های ۱-۳-۳
۶۶ From:To محدودیت ۲-۳-۳
۶۶ تعریف نقطه شروع و پایان ۳-۳-۳
۶۷ To یا From اختیاری ۴-۳-۳
۶۷ مسیرهای عبور کننده از مرز ساعت ۵-۳-۳
۶۸ مسیر پد به پد ۶-۳-۳
۷۰ نادیده گرفتن مسیر ۷-۳-۳
۷۲ Ignore مسیرهای نادرست یا محدودیت ۸-۳-۳
۷۳ From: To مثال از ۹-۳-۳
۷۵ فصل ۴: توصیف محدودیت های زمانی در XST
۷۷ ۱-۴-۱ مثال ها
۷۷ ۱-۴-۱ رجیستر غیرهم زمان
۷۸ ۱-۴-۲ سیگنال ساعت
۷۹ ۱-۴-۳ بیشترین تاخیر
۷۹ ۱-۴-۴ بیشترین انحراف
۸۰ ۱-۴-۵ Offset
۸۱ ۱-۴-۶ Period
۸۳ ۱-۴-۷ System Jitter
۸۵ ۱-۴-۸ نادیده گرفتن زمانی
۸۵ ۱-۴-۹ گروه زمانی
۸۶ ۱-۴-۱۰ مسیر چند سیکله
۸۷ ۱-۴-۱۱ توصیف زمانی
۸۸ ۱-۴-۱۲ نام زمانی
۸۸ ۱-۴-۱۳ گره نام زمانی
۹۰ فصل ۵: استراتژی های ورود به محدودیت های Xilinx
۹۱ ۱-۵-۱ روش ورود محدودیت ها
۹۱ ۱-۵-۲ طراحی شماتیک

۹۲	Verilog-۳-۵
۹۳	۴-۵- فایل محدودیت کاربر
۹۴	۵-۵- فایل NCF
۹۴	۶-۵- فایل های UCF و NCF
۹۵	۵-۷- فایل PCF
۹۶	۵-۸- ویراستار محدودیت ها
۹۷	۵-۹- ISE
۹۸	۵-۱۰- PlanAhead
۹۹	۵-۱۱- تنظیم محدودیت ها در PACE
۹۹	۵-۱۲- تخصیص پین قبل از اتمام طراحی
۱۰۰	واژه نامه

فهرست شکل ها

- شکل (۱-۲) واسط هم زمان با سیستم به همراه زمان بندی SDR ۱۸
- شکل (۲-۲) دیاگرام زمانی یک واسط هم زمان با سیستم SDR ایده آل ۱۹
- شکل (۳-۲) واسط هم زمان با منبع به همراه زمان بندی DDR ۲۰
- شکل (۴-۲) دیاگرام زمانی یک واسط هم زمان با منبع DDR ۲۱
- شکل (۵-۲) ورودی ساعت به DCM ۲۴
- شکل (۶-۲) ورود دو ساعت توسط دو پین جداگانه به FPGA ۲۵
- شکل (۷-۲) نمونه تاخیر خروجی ۲۷
- شکل (۸-۲) خروجی هم زمان با سیستم (SDR) ۲۸
- شکل (۹-۲) واسط هم زمان با سیستم به همراه زمان بندی SDR ۲۹
- شکل (۱۰-۲) واسط هم زمان با منبع به همراه زمان بندی DDR ۳۰
- شکل (۱۱-۲) دیاگرام زمانی واسط هم زمان با منبع DDR ایده آل ۳۱
- شکل (۱۲-۲) مسیری بین رجیستری، بی تاثیر در مدار از لحاظ زمانی ۳۲
- شکل (۱۳-۲) مجموعه از رجیسترها که با سیگنال Clock Enable کار می کنند ۳۳
- شکل (۱-۳) Period جدید روی پین های خروجی ۳۷
- شکل (۲-۳) نام زمانی روی یک پد ساعت یا گره ۴۲
- شکل (۳-۳) نام زمانی روی گره A0 ۴۳
- شکل (۴-۳) انتقال نام زمانی سطح بالا به پایین ۴۷

- شکل (۳-۵) طی ساختار سلسله مراتبی با کاراکترهای Wildcard ۵۰
- شکل (۳-۶) قرار دادن یک نام زمانی روی یک پین ماکرو و اعمال محدودیت ۵۱
- شکل (۳-۷) این محدودیت مسیر رجیستر به رجیستر را می پوشاند ۵۸
- شکل (۳-۸) محدودیت های مرتبط ۵۹
- شکل (۳-۹) حوزه های غیر مرتبط ۶۰
- شکل (۳-۱۰) شمای زمانی محدودیت Offset In ۶۲
- شکل (۳-۱۱) شمای زمانی Offset Out ۶۲
- شکل (۳-۱۲) دیاگرام مداری محدودیت های Offset ۶۴
- شکل (۳-۱۳) Offset با گروه های زمانی مختلف ۶۵
- شکل (۳-۱۴) مسیرهای Multi Cycle ۶۷
- شکل (۳-۱۵) مسیر بین حوزه CLK_A و CLK_B ۶۸
- شکل (۳-۱۶) مسیر پد به پد ۶۸
- شکل (۳-۱۷) slow exception ۶۹
- شکل (۳-۱۸) تداخل گروه کند و سریع (exception) ۶۹
- شکل (۳-۱۹) نادیده گرفتن مسیر ۷۰
- شکل (۳-۲۰) مثال From:Thru:To ۷۱
- شکل (۳-۲۱) باس مشترک ۷۱
- شکل (۳-۲۲) محدودیت به بافر سه حالت ۷۲
- شکل (۳-۲۳) مسیر نادیده گرفته شده بین دو فلیپ فلاپ ۷۳

شکل (۳-۲۴) مثالی از From:To ۷۴

شکل (۵-۱) روند UCF ۹۳

شکل (۵-۲) باز کردن Constraints Editor از ISE ۹۷

www.ICEEP.ir

فهرست جدول ها

جدول (۱-۳) اصلاح ساعت.....	۴۰
جدول (۲-۳) علایم Pattern Matching.....	۵۴
جدول (۳-۳) مثال های Pattern Matching.....	۵۵
جدول (۱-۵) روش ورود محدودیت ها.....	۹۱

فصل اول

پیشگفتار

همان طور که می دانید FPGA تا حد زیادی نسبت به سخت افزارهای دیگر بر محدودیت های سرعت فائق آمده، به طوری که طراحی هایی که نیازمند ساعت های با فرکانس بالا هستند معمولاً روی FPGA و ASIC قابل پیاده سازی هستند. در این راه طراح باید سازوکاری برای ایجاد محدودیت های زمانی^۲ در طراحی خود داشته باشد. در این راهنما به بررسی این محدودیت ها می پردازیم.

آنچه در ادامه می آید:

- اصول محدودیت زمانی شامل
 - “PERIOD Constraints”
 - “OFFSET Constraints”
 - “FROM:TO (Multi-Cycle) Constraints”
- توانایی دسته بندی المان ها و ایجاد درک بهتر از نرم افزار محدودیت ها
- اطلاعات اولیه در مورد نحوه آنالیز محدودیت ها با انحراف ساعت^۳
- تعیین محدودیت زمانی در XST

^۱ Clock

^۲ Timing Constraints

^۳ Clock Skew

فصل دوم

کلیات محدودیت‌های

زمانی

در این فصل به توضیح الزامات طراحی و روش‌هایی برای رفع این نیازها می‌پردازیم. یک طراح قبل از شروع طراحی باید از کارایی مورد انتظار برای طراحی و مشخصات دستگاه مقصد آگاهی داشته باشد. این اطلاعات باعث می‌شود تا در کد سخت افزاری تکنیک‌هایی به کار گرفته شود که در نهایت بیشترین کارایی از دستگاه بدست آید.

الزام‌های یک دستگاه FPGA به سیستم و دستگاه‌های بالادستی و پایین دستی وابسته است. زمانی که واسط یک دستگاه FPGA شناخته می‌شود، نیازهای داخلی آن مشخص می‌شود که همه به دستگاه و مشخصات آن بستگی دارد. برخی از این مشخصات عبارتند از: ساختار ساعت‌زنی^۱ دستگاه، بلوک‌های RAM و DSP، IPهای سخت افزاری دستگاه و

محدودیت زمانی الزام‌های طراحی را به ابزارهای پیاده‌سازی مرتبط می‌کند. این بدان معناست که تمام مسیرهای مدار توسط مقدار مناسبی پوشش داده می‌شوند. در این فصل راهکارهای اصلی و استراتژی کلی برای تعریف مسیرهای معمول در FPGA ارائه خواهد شد.

۲-۱- محدودیت‌های اصلی

محدودیت‌های زمانی بر اساس مسیرهای مدار به چند دسته تقسیم می‌شوند. مسیرهای اصلی

عبارتند از:

- مسیرهای ورودی
- مسیرهای المان‌های هم‌زمان به المان‌های هم‌زمان
- مسیرهای اختصاصی

^۱ Clocking

• مسیرهای خروجی


در `Xilinx timing constraint` برای تمامی این مسیرها می توان محدودیت تعریف کرد. بهترین راه برای تعریف محدودیت ها این است که با تعریف های عمومی شروع کرده و در صورت لزوم برای مسیرهای خاص محدودیت های جداگانه تعریف کنیم. زیرا در بسیاری از موارد تعریف محدودیت های عمومی برای طراحی کافی است.

ابزارهای پیاده سازی بر روی FPGA با الزامات خاصی کار می کنند. این ابزارها منابع دستگاه را طوری تنظیم می نمایند که از ارضای شرایط زمانی مطمئن باشند. بنابراین اگر یک محدودیت غیرمنطقی به طراحی اضافه شود. امکان دارد که منابع زیادی از دستگاه صرف آن شود که نتیجه آن هدر رفتن حافظه و بالا رفتن زمان اجرای ابزار است. علاوه بر این مورد با این عمل کارایی نیز کاهش می یابد. به همین دلیل Xilinx مقادیر محدودیت طراحی واقعی را برای توصیف محدودیت ها پیشنهاد می کند.

در این راهنما از XCF برای اعمال محدودیت استفاده خواهد شد. این فرمت الزامات طراحی را به ابزارهای پیاده سازی می دهد. با این حال می توان برای ایجاد محدودیت از Constraints Editor نیز استفاده نمود.

۲-۱-۱- محدودیت های زمانی ورودی

مسیر ورودی، مسیر داده از یک پین خارجی FPGA تا یک رجیستر داخلی را پوشش می دهد. عبارتی که برای توصیف این زمان به کار می رود OFFSET IN است. نحوه توصیف این



شکل (۱-۲) واسط هم‌زمان با سیستم به همراه زمان‌بندی SDR

بهترین راه توصیف زمانی برای ورودی در واسط هم‌زمان با سیستم، $global\ Offset$ است.

این $Offset$ تمام مسیرهای داده ورودی را که توسط المان‌های هم‌زمان تثبیت می‌شوند، می‌پوشاند.

- **توصیف زمانی ورودی**

برای این توصیف دو کار لازم است:


۱- تعریف دوره تناوب ساعت به عنوان ساعت ورودی

۲- تعریف $global\ Offset$ برای واسط هم‌زمان

- **واسط هم‌زمان با سیستم SDR ایده‌آل**

شکل زیر دیاگرام زمانی برای یک واسط هم‌زمان با سیستم SDR ایده‌آل را نشان می‌دهد که

در آن دوره تناوب ساعت ۵ نانوثانیه بوده و در کل یک دوره تناوب، داده معتبر است.



شکل (۲-۲) دیاگرام زمانی یک واسط هم‌زمان با سیستم SDR ایده‌آل

• Global Offset

Global Offset عبارت است از:

```
OFFSET = IN value VALID value BEFORE clock;
```

در `Offset=IN <value>`, مقدار زمانی را که از معتبر بودن داده تا تسخیر آن طول

می‌کشد، مشخص می‌کند. در این مثال این مقدار ۵ نانو ثانیه است. `OFFSET=IN <value>` نیز

زمانی است که در طول آن داده معتبر می‌ماند که این مقدار هم در این مثال ۵ نانو ثانیه است.

برای مثال فوق Offset کامل به همراه `PERIOD` عبارت است از:

```
NET "SysClk" TNM_NET = "SysClk";
TIMESPEC "TS_SysClk" = PERIOD "SysClk" 5 ns HIGH 50%;
OFFSET = IN 5 ns VALID 5 ns BEFORE "SysClk";
```

۲-۱-۱-۲- ورودی‌های هم‌زمان با منبع


در واسط ورودی‌های هم‌زمان با منبع، سیگنال ساعت به همراه داده بازبایی و در طول برد

منتقل می‌شود. این ساعت داده را در FPGA تسخیر می‌کند.

در این حالت تاخیر برد و انحراف ساعت تاثیری روی فرکانس ندارد. بنابراین در فرکانس‌های بالا ورودی‌ها می‌توانند به صورت DDR باشند.

• واسط هم‌زمان با منبع به همراه زمان‌بندی DDR

در شکل زیر یک واسط هم‌زمان با منبع DDR نشان داده شده است که داده ابتدا از منبع در هر دو لبه بالا رونده و پایین رونده ساعت منتقل شده و توسط ساعت بازیابی شده در FPGA تسخیر می‌شود.



شکل (۲-۳) واسط هم‌زمان با منبع به همراه زمان‌بندی DDR

بهترین راه توصیف زمانی برای ورودی در واسط هم‌زمان با سیستم، global Offset است. در واسط DDR برای هر کدام از لبه‌های ساعت ورودی یک Offset تعریف می‌شود.

• توصیف زمانی ورودی


برای این توصیف سه تعریف مورد نیاز است:

- ۱- تعریف دوره تناوب ساعت به عنوان ساعت ورودی
- ۲- تعریف global Offset برای لبه بالا رونده ساعت

۳- تعریف global Offset برای لبه پایین رونده ساعت

• واسط همزمان با منبع DDR ایده آل

شکل زیر دیاگرام زمانی برای یک واسط همزمان با منبع DDR ایده آل را نشان می دهد که در آن دوره تناوب ساعت ۵ نانوثانیه و چرخه کار^۱ ۵۰ درصد بوده و در نیمه از دوره تناوب داده معتبر می باشد.



شکل (۲-۴) دیاگرام زمانی یک واسط همزمان با منبع DDR

• Global Offset

Global Offset عبارت است از:

OFFSET = IN value VALID value BEFORE clock RISING;
 OFFSET = IN value VALID value BEFORE clock FALLING;

در این دستور OFFSET=IN <value> فاصله بین معتبر شدن داده تا تسخیر داده در لبه

ساعت را نشان می دهد. که در مثال بالا برای هر دو لبه بالا رونده و پایین رونده برابر ۱.۲۵ نانوثانیه

است. عبارت VALID <value> نیز طول مدتی را که داده معتبر است را نشان می دهد که باز هم در

هر دو حالت برابر ۲.۵ نانوثانیه است.

^۱ Duty Cycle

برای مثال فوق Offset کامل به همراه PERIOD عبارت است از:

```
NET "SysClk" TNM_NET = "SysClk";
TIMESPEC "TS_SysClk" = PERIOD "SysClk" 5 ns HIGH 50%;
OFFSET = IN 1.25 ns VALID 2.5 ns BEFORE "SysClk" RISING;
OFFSET = IN 1.25 ns VALID 2.5 ns BEFORE "SysClk" FALLING;
```

۲-۱-۲- محدودیت‌های زمانی رجیستر به رجیستر

در این بخش به توضیح محدودیت Period برای زمانبندی مسیرهای هم‌زمان رجیستر به رجیستر می‌پردازیم.

محدودیت Period:

- زمانبندی ساعت را انجام می‌دهد.
- مسیر داده هم‌زمان بین رجیسترهای داخلی را پوشش می‌دهد.
- مسیرها را با یک ساعت تحلیل می‌کند.
- تمام مسیرها را با ساعت مربوط به حوزه^۱ خودش تحلیل می‌کند.
- در تحلیل خود تمام فاکتورهای ساعت از جمله فرکانس و فاز و عدم اطمینان در آن را در نظر می‌گیرد.

با توجه به کاربرد و روش استفاده از این محدودیت سه دسته عمده را می‌توان از هم تمیز

داد:

- حوزه‌های ساعت هم‌زمان^۲ PLL, DCM, DLL و MMCM (ارتباط خودکار^۳)

^۱ Clock Domain

^۲ Synchronous Clock Domains

^۳ Automatically Related

- حوزه‌های ساعت هم‌زمان با ارتباط دستی^۱
- حوزه‌های ساعت غیر هم‌زمان^۲

در صورتی که ارتباط بین ساعت در PLL، DCM و MMCM توسط سیستم تعیین شود و ساعت‌های خارجی مربوطه به صورت دستی تعریف شود، تمام مسیرهای تقاطعی در حوزه‌های ساعت توسط محدودیت‌های مناسب پوشش داده می‌شوند.

۱-۲-۱-۲- حوزه‌های ساعت هم‌زمان PLL، DCM، DLL و MMCM (ارتباط خودکار)


معمول ترین نوع ساعت، ساعتی است که ورودی آن به یک PLL، DCM و یا MMCM برود و خروجی آن به عنوان ساعت سیستم برای مسیرهای هم‌زمان استفاده شود. بنابراین روش توصیه شده برای تعیین محدودیت زمانی گذاشتن محدودیت روی ورودی PLL، DCM و یا MMCM است. با استفاده از عبارت Period در ورودی ساعت، ابزار مربوطه به صورت خودکار یک Period روی هر کدام از خروجی‌های PLL، DCM و MMCM قرار می‌دهد و ارتباط بین حوزه‌های آن‌ها محاسبه می‌کند و تحلیلی روی هر مسیر بین حوزه‌های هم‌زمان انجام می‌دهد.

مثال:

در مثال شکل زیر ورودی ساعت به DCM رفته است.

^۱ Manually Related

^۲ Asynchronous



شکل (۲-۵) ورودی ساعت به DCM

کد توصیفی با Period:

```
NET "ClockName" TNM_NET = "TNM_NET_Name";
TIMESPEC "TS_name" = PERIOD "TNM_NET_Name" PeriodValue HIGH HighValue%;
```

در محدودیت Period، PeriodValue مقدار دوره تناوب ساعت را نشان می‌دهد و

HighValue نشان‌دهنده درصدی از دوره تناوب است که ساعت یک می‌ماند. در این مثال دوره

تناوب ۵ نانو ثانیه و مقدار یک بودن ۵۰ درصد است. بنابراین کد به صورت زیر در می‌آید:

```
NET "ClkIn" TNM_NET = "ClkIn";
TIMESPEC "TS_ClkIn" = PERIOD "ClkIn" 5 ns HIGH 50%;
```

بر اساس ساعت داده شده، DCM دو ساعت ساخته و تحلیل حوزه‌های آن دو را انجام

می‌دهد.

۲-۲-۱-۲- حوزه‌های ساعت هم‌زمان با ارتباط دستی

در بعضی موارد سیستم به تنهایی قادر به تعیین ارتباط بین حوزه‌های مختلف ساعت نیست

(به عنوان مثال در حالتی که ساعت‌ها توسط پین‌های جداگانه وارد FPGA شده باشند. در این حالت


بهتر است برای هر ساعت از یک Period جدا استفاده کرده و ارتباط بین آن‌ها به صورت دستی

تعیین کنید. پس از این کار تمام مسیرهای هم‌زمان بین دو حوزه تحلیل شده و فاز و فرکانس و سایر

مشخصات آن در نظر گرفته می شود.

Xilinx اجازه تعریف روابط پیچیده بین ساعت ها را می دهد که شامل تبدیل های فاز و فرکانس می شود. برای این کار ابتدا باید Period ساعت اولیه را تعریف نموده، سپس Period ساعت بعد را با استفاده از روابط و ارجاع دادن به ساعت اولیه تعریف کرد.

به عنوان مثال، در شکل زیر دو ساعت توسط دو پین جداگانه وارد FPGA میشوند که یکی از آنها CLK1X ساعت اولیه و CLK2X180 ساعت ثانویه می باشد.



شکل (۶-۲) ورود دو ساعت توسط دو پین جداگانه به FPGA

کد Period به شکل زیر می باشد:

```
NET "PrimaryClock" TNM_NET = "TNM_Primary";
NET "RelatedClock" TNM_NET = "TNM_Related";
TIMESPEC "TS_primary" = PERIOD "TNM_Primary" PeriodValue HIGH
HighValue%;
TIMESPEC "TS_related" = PERIOD "TNM_Related" TS_Primary_relation PHASE
value;
```

در کد بالا Period اول مانند بخش قبل تعریف می شود و در Period دوم ابتدا رابطه با

ساعت اولیه و سپس اختلاف فاز با آن تعیین می شود. به عنوان مثال برای CLK2X180 که فرکانس

آن دو برابر و اختلاف فاز آن ۱۸۰ درجه با CLK1X است، این ۱۸۰ درجه تاخیر فاز منجر به یک

تاخیر ۱.۲۵ نانوثانیه ای می شود. بنابراین کد به صورت زیر در می آید:

```
NET"Clk1X"TNM_NET="Clk1X";
```

```
NET`Clk2X180`TNM_NET=`Clk2X180`;
TIMESPEC`TS_Clk1X`=PERIOD`Clk1X7 5ns;
TIMESPEC`TS_Clk2X180`=PERIOD`Clk2X180`TS_Clk1X/2PHAS2 +1.25ns;
```

۲-۱-۲-۳- حوزه‌های ساعت غیرهم‌زمان^۱

حوزه‌های ساعت غیرهم‌زمان حوزه‌هایی هستند که در آن‌ها ساعت انتقال و تسخیر هیچ رابطه‌ای با هم ندارند. به همین دلیل رابطه‌ای هم برای تحلیل زمان نگهداری^۲ و زمان تنظیم^۳ وجود ندارد. به همین دلیل Xilinx توصیه می‌کند از تکنیک‌های طراحی غیرهم‌زمان استفاده شود تا در نهایت داده به صورت درست تسخیر شود. با این حال در مواردی طراح ترجیح می‌دهد محدودیتی برای بیشترین تاخیر مسیر قرار دهد که این مقدار مستقل از روابط فاز و فرکانس ساعت‌هاست. برای اعمال این محدودیت از دستور From-To به همراه DATAPATHONLY استفاده می‌شود. روش استفاده از این دستور به شکل زیر است:

- ۱- گروه زمانی را برای رجیسترهای مبدا تعریف کنید.
- ۲- گروه زمانی را برای رجیسترهای مقصد تعریف کنید.
- ۳- بیشترین تاخیر گره را با استفاده از دستور From-To مشخص کنید. (نحوه استفاده از این دستور در ادامه می‌آید)

^۱ Asynchronous Clock Domains

^۲ Hold Time


^۳ Setup Time

۲-۱-۳ - محدودیت های زمانی خروجی

در این بخش به توصیف محدودیت های خروجی می پردازیم. این محدودیت شامل محدودیت زمانی از آخرین امان هم زمان مدار با پین خروجی FPGA است. برای تعریف این محدودیت از OFFSET OUT استفاده می شود. طرز اسفاده از این محدودیت به نوع (هم زمان با منبع یا سیستم) و نرخ داده (SDR یا DDR) دارد.

این محدودیت ارتباط بین داده و ساعتی که برای انتقال آن استفاده می شود را بیان می کند. آنالیز این محدودیت شامل تمام فاکتورهایی می شود که باعث تاخیر در سیگنال داده و ساعت می شوند. این فاکتورها عبارتند از:


- فرکانس و فاز ساعت
- نامعلوم بودن ساعت
- تاخیر داده



شکل (۲-۷) نمونه تاخیر خروجی

۲-۱-۳-۱- خروجی همزمان با سیستم

در این نوع از انتقال داده، انتقال و تسخیر داده با یک ساعت واحد صورت می‌گیرد بنابراین تنها چیزی که منتقل می‌شود داده است.




شکل (۲-۸) خروجی همزمان با سیستم (SDR)

- تصیف زمانی خروجی

برای ایجاد محدودیت در خروجی، باید از Offset Out استفاده کرد. این عبارت تمام محدودیت‌های رجیسترهایی که با ساعت سیستم راه‌اندازی می‌شوند را در بر می‌گیرد. برای این کار در ابتدا نامی برای تعریف گروه زمانی انتخاب کرده که تمام رجیسترهای فوق را شامل می‌شود. پس از آن Offset Out عمومی تعریف می‌شود.

- واسط همزمان با سیستم به همراه زمان بندی SDR

در شکل زیر دیاگرام ساده‌ای از واسط همزمان با سیستم به همراه زمان بندی SDR را مشاهده می‌کنید. همان طور که در شکل مشخص شده داده خروجی باید حداکثر ۵ نانو ثانیه بعد از لبه ساعت معتبر باشد.



شکل (۲-۹) واسط هم‌زمان با سیستم به همراه زمان‌بندی SDR

• محدودیت Offset Out

نحوه استفاده از Offset Out به شکل زیر می‌باشد.

OFFSET = OUT value AFTER clock;

که در آن $OFFSET=OUT <value>$ فاصله زمانی بین لبه بالارنده ساعت و معتبر شده داده

در پین خروجی FPGA را نشان می‌دهد. این زمان در شکل بالا ۵ نانو ثانیه می‌باشد بنابراین کد نهایی

به شکل زیر در می‌آید.

```
NET "ClkIn" TNM_NET = "ClkIn";
OFFSET = OUT 5 ns AFTER "ClkIn";
```

گفتنی است این محدودیت به هر دو خط data1 و data2 اعمال می‌شود.

۲-۳-۱-۲- خروجی‌های هم‌زمان با منبع


در این نوع از انتقال داده، ساعت به همراه داده منتقل شده و در گیرنده بازتولید می‌شود. این

نوع انتقال به دلیل وجود نویز در سیستم و انحراف ساعت بازدهی کمتری دارد.

• واسط همزمان با منبع به همراه زمان بندی DDR

در این نوع واسط، به دلیل انحراف بین ساعت ورودی و خروجی فاصله زمانی بین لبه بالا

رونده ساعت ورودی و معتبر شدن داده خروجی مهم نیست و می توان آن را در نظر نگرفت.



شکل (۱۰-۲) واسط همزمان با منبع به همراه زمان بندی DDR

• محدودیت Offset Out

در DDR محدودیت Offset Out برای هر لبه ساعت به صورت جداگانه تعریف می شود.

این عبارت تمام محدودیت های رجیسترهایی که با لبه ساعت مربوطه راه اندازی می شوند را در بر

می گیرد. برای این کار در ابتدا نامی برای تعریف گروه زمانی انتخاب کرده که تمام رجیسترهای فوق


را شامل می شود. پس از آن یک Offset Out برای لبه بالارونده ساعت و دیگری برای لبه پایین

رونده تعریف می شود.

• واسط همزمان با منبع ایده آل DDR

شکل زیر شمای کلی یک واسط همزمان با منبع DDR ایده آل را نشان می دهد که در آن

دوره تناوب ساعت ۵ نانو ثانیه با چرخه کار ۵۰ درصد می باشد و داده در هر دو خط به اندازه نیمی از دوره تناوب معتبر می ماند.



شکل (۱۱-۲) دیاگرام زمانی واسط همزمان با منبع DDR ایده آل

• محدودیت Offset Out


در `OFFSET=OUT <value>` Offset Out فاصله زمانی بین هر لبه ساعت و معتبر شده داده در پین خروجی FPGA را نشان می دهد. اگر `<value>` حذف شود محدودیت تنها مقدار انحراف خط خروجی را گزارش می کند. در این مثال، کد کامل به شکل زیر است:

```
NET "ClkIn" TNM_NET = "ClkIn";
OFFSET = OUT AFTER "ClkIn" REFERENCE_PIN "ClkOut" RISING;
OFFSET = OUT AFTER "ClkIn" REFERENCE_PIN "ClkOut" FALLING;
```

تا بدین جای کار محدودیت های عمومی ورودی، رجیستر به رجیستر و خروجی را معرفی کردیم. این محدودیت ها غالب محدودیت های یک مدار را شامل می شوند. اما در برخی مسیرها استثنای وجود دارد که با این محدودیت ها قابل توصیف نمی باشند که در ادامه به این مورد خواهیم پرداخت.

۴-۱-۲ - مسیرهای نادریست^۱

این مسیرها، مسیرهای بین رجیستری هستند که تاثیری در مدار از لحاظ زمانی ندارند. بنابراین می توانند از لیست محدودیتها حذف شوند. برای این کار با استفاده از محدودیت From-To به همراه کلیدواژه Timing Ignore این مسیرها را حذف می کنیم. طرز استفاده به این صورت است که ابتدا یک گروه منبع و یک گروه مقصد تعریف کرده و در نهایت مسیرهای بین این دو گروه را حذف می کنیم. شکل زیر شمای ساده یک مسیر نادریست را نشان می دهد.



شکل (۲-۱۲) مسیری بین رجیستری، بی تاثیر در مدار از لحاظ زمانی

طریقه توصیف این مسیر به شکل زیر است:

```
TIMESPEC "Tsid" = FROM "SRC_GRP" TO "DST_GRP" TIG;
```

که در آن SRC_GRP گروه رجیسترهای مبدا و DST_GRP رجیسترهای مقصد می باشد.

کل کد به شکل زیر است:

```
NET "CLK1" TNM_NET = FFS "GRP_1";
NET "CLK2" TNM_NET = FFS "GRP_2";
TIMESPEC TS_Example = FROM "GRP_1" TO "GRP_2" TIG;
```

• مسیرهای چند سیکله^۲

در این مسیرهای نرخ انتقال داده از مبدا به مقصد همزمان با آن از فرکانس ساعت کمتر

^۱ False

^۲ Multi-cycle


است. این اتفاق زمانی می افتد که المان های هم زمان توسط سیگنال Clock Enable مسدود شوند. با تعریف مسیرهای چند سیکله این گونه المان ها از تحت تاثیر محدودیت Period قرار نمی گیرند. این محدودیت با توجه به محدودیت Period و به صورت ضربی از آن ایجاد می شود. در واقع برای تعریف این محدودیت ابتدا گروه مبدا و مقصد را توسط سیگنال Clock Enable تعریف کرده و این محدودیت را به تمام مسیرهای بین این دو گروه اعمال می کنیم. بنابراین روال کار به این صورت خلاصه می شود:

۱- تعریف محدودیت Period برای حوزه ساعت

۲- تعریف مجموعه ای از رجیسترها بر اساس سیگنال Clock Enable

۳- تعریف محدودیت چند سیکله با استفاده از دستور From-To

در شکل زیر مجموعه ای از رجیسترها را مشاهده می کنید که توسط سیگنال Clock Enable کار می کنند.



شکل (۲-۱۳) مجموعه از رجیسترها که با سیگنال Clock Enable کار می کنند

نحوه تعریف محدودیت چند سیکله به شکل زیر می باشد:

```
TIMESPEC "TSid" = FROM "MC_GRP" TO "MC_GRP" <value>;
```

در این خط کد، MC_GRP نمایانگر گروه تحت تاثیر سیگنال Clock Enable است و تمام

مسیرهایی که با این رجیسترها شروع و اتمام می یابند تحت تاثیر محدودیت چند سیکله بودن قرار می گیرند. در حالی که مسیرهای بیرونی با همان ساعت معمولی به کار خود ادامه می دهند.

کد کامل به شکل زیر است:

```
NET "CLK1" TNM_NET = "CLK1";  
TIMESPEC "TS_CLK1" = PERIOD "CLK1" 5 ns HIGH 50%;  
NET "Enable" TNM_NET = FFS "MC_GRP";  
TIMESPEC TS_Example = FROM "MC_GRP" TO "MC_GRP" TS_CLK1*2;
```

فصل سوم

اصول محدودیت‌های

زمانی

در این فصل به توضیح بیشتر راجع به سه محدودیت اصلی یعنی Offset, Period و From-To می پردازیم. به علاوه روش گروه کردن را نیز شرح خواهیم داد.

۳-۱- سیستم محدودیت

این سیستم بخشی از ابزارهای پیاده سازی (NGDBuilder) است که مسئولیت بررسی محدودیت های فیزیکی و زمانی مدار را بر عهده دارد. این سیستم اطلاعات خود را از فایل های EDN, XCF, NCF, EDIF, EDF, NGC و NGO می خواند و درستی آنها را بررسی می کند و محدودیت های لازم را به مدار اعمال می کند و اگر خطا یا هشدار لازم بود آن را به طراح اعلام می کند.

۳-۱-۱- DLL, DCM, PLL, BUFR, PMCD و MMCM

وقتی ساعتی با محدودیت Period به عنوان ورودی وارد هر کدام از المان های DLL, DCM, PLL, BUFR, PMCD و MMCM می شود، در خروجی ساعتی با یک محدودیت Period جدید خواهیم داشت. بنابراین برای تولید گروه مقصد، برای هر خروجی ساعت از واحد اصلاح ساعت، یک محدودیت جدید Period و Net مربوط به آن تعریف می شود. در حین این تبدیل ساعت رابطه فاز و فرکانس دو ساعت مشخص می شود.

۳-۱-۲- شرایط انتقال

شرایط انتقال عبارتند از:


- ۱- روی پین ورودی ساعت بلوک اصلاح ساعت محدودیت Period وجود داشته باشد.
- ۲- گروهی که از محدودیت Period استفاده می کند تنها تحت تاثیر یک Period باشد و نیز هیچ محدودیت دیگری از نوع Offset و یا From-To نداشته باشد. هم چنین این گروه نباید مرجع گروه دیگری باشد و به طور کلی هیچ رابطی با هیچ گروهی نداشته باشد.

۳-۱-۳- مثال (DCM)

در صورتی که شرایط انتقال برقرار باشد، محدودیت Period به صورت زیر به ساعت های خروجی منتقل می شود.

```
(1) TIMESPEC "TS_clk20" = PERIOD "clk20_grp" 20 ns HIGH 50%;
(2) CLK0: TS_clk20_0=PERIOD clk20_0 TS_clk20*1.000000 HIGH 50.000000%
(3) CLK90: TS_clk20_90=PERIOD clk20_90 TS_clk20*1.000000 PHASE +
5.000000 ns HIGH 50.000000%
```

در شکل زیر شما DCM مربوطه را مشاهده می کنید.



شکل (۱-۳) جدید روی پین های خروجی

پس از انجام عملیات فوق ر گزارش پیام زیر را خواهیم داشت:

```
INFO:XdmHelpers:851 - TNM " clk20_grp ", used in period specification
"TS_clk20", was traced
into DCM instance "my_dcm". The following new TNM groups and period
specifications were
generated at the DCM output(s):
clk0: TS_clk20_0=PERIOD clk20_0 TS_clk20*1.000000 HIGH 50.000000%
clk90: TS_clk20_90=PERIOD clk20_90 TS_clk20*1.000000 PHASE + 5.000000 ns
HIGH 50.000000%
```

در صورتی که شرایط انتقال برقرار نباشد پیغام خطای زیر را مشاهده خواهید کرد:

```
"ERROR:NgdHelpers:702 - The TNM "PAD_CLK" drives the CLKIN pin of CLKDLL
"$I1". This TNM
cannot be traced through the CLKDLL because it is not used in exactly one
PERIOD
specification. This TNM is used in the following user groups and/or
specifications:
TS_PAD_CLK=PERIOD PAD_CLK 20000.000000 pS HIGH 50.000000%
TS_01=FROM PAD_CLK TO PADS 20000.000000 pS"
```

۳-۱-۴ - المان های هم زمان

المان های هم زمان عبارتند از:

- Flip Flops
- Latches
- Distributed RAM
- Block RAM
- Distributed ROM
- ISERDES
- OSERDES
- PPC405
- PPC440
- MULT18X18
- DSP48
- MGTs (GT, GT10, GT11, GTP, GTX, GTH)
- MCB
- SRL16
- EMAC
- FIFO (16, 18, and 36)
- PCIE
- TEMAC

۳-۱-۵- تحلیل با محدودیت Period

وقتی محدودیت Net Period به یک ورودی ساعت یا گره اعمال شود، این محدودیت توسط بلوک اصلاح ساعت ترجمه نمی شود. این اتفاق ممکن است باعث شود هیچ واحد یا مسیری با این محدودیت تحلیل نشود.

این محدودیت در مرحله MAP، PAR و تحلیل زمانی، تحلیل می شود. زمانیکه - MAP timing و PAR ابزار زمانی را صدا می زنند، این ابزار از بلوک اصلاح ساعت تنها برای جایابی و مسیریابی و نه برای گزارش تحلیل زمانی، استفاده می کند.

زمانی که محدودیت Timespec Period وارد یک پین ورودی یا بلوک اصلاح ساعت می شود، NGDBuild یا تبدیل یافته Period محدودیت اصلی را به محدودیت های Timespec Period جدیدی تبدیل کرده و به پین خروجی می برد. گزارش NGDBuild (design.bld) این تبدیلات را نشان می دهد.

MAP، PAR و تحلیلگر زمانی از Timespec Period های جدید استفاده می کنند اما Constraints Editor، Timespec Period را می بیند.

۳-۱-۶- کلیدواژه Phase

این کلیدواژه برای توصیف ارتباط بین ساعت های مرتبط استفاده می شود. ابزار تحلیل زمانی از این واژه در محدودیت Offset و حوزه های بین ساعت استفاده می کند. این واژه در فایل UCF یا NCF یا در خلال تبدیل ساعت در DCM، DLL و PLL مورد استفاده قرار می گیرد. در مورد دوم

تغییر در FPGA Editor اتفاق می افتد و وارد فایل PCF نمی شود.

۳-۱-۷- دستکاری اجزای DCM، DLL و PLL با Phase

در جدول زیر مقادیر خروجی بلوک های DCM، DLL و PLL نشان داده شده است. این محدودیت های جدید بر اساس محدودیت اصلی Period (TS_CLKIN) ایجاد می شوند. TS_CLKIN مقدار زمانی است.

اگر TS_CLKIN به عنوان یک مقدار فرکانس بیان شود، عملیت ضرب و تقسیم برعکس می شود. اگر در DCM از FIXED_PHASE_SHIFT یا VARIABLE_PHASE_SHIFT استفاده شود، مقدار آن در مقدار Phase در نظر گرفته می شود.

جدول (۳-۱) اصلاح ساعت

Output Pin	Period Value	Phase Shift value
CLK0	TS_CLKIN * 1	None
CLK90	TS_CLKIN * 1	PHASE + (clk0_period * 1/4)
CLK180	TS_CLKIN * 1	PHASE + (clk0_period * 1/2)
CLK270	TS_CLKIN * 1	PHASE + (clk0_period * 3/4)
CLK2x	TS_CLKIN / 2	None
CLK2x180	TS_CLKIN / 2	PHASE + (clk2x_period * 1/2)
CLKDV	TS_CLKIN * clkdv_divide (clkdv_divide = value of CLKDV_DIVIDE property (default = 2.0))	None
CLKFX	TS_CLKIN / clkfx_factor (clkfx_factor = value of CLKFX_MULTIPLY property (default = 4.0) divided by value of CLKFX_DIVIDE property (default = 1.0))	None
CLKFX180	TS_CLKIN / clkfx_factor (clkfx_factor = value of CLKFX_MULTIPLY property (default = 4.0) divided by value of CLKFX_DIVIDE property (default = 1.0))	PHASE + (clkfx_period * 1/2)

۳-۱-۸- ایجاد گروه زمانی

تمام المان‌های طراحی با نام زمانی^۱ یا گره نام زمانی^۲ یکسان یک گروه زمانی را تشکیل می‌دهند. یک طراحی معمولاً از چند گروه زمانی تشکیل یافته است. نام گروه به طور کلی می‌تواند به یکی از اجزای زیر اطلاق گردد:

- اتصال گره^۳ (NET)

- نمونه‌گیری از واحد^۴ (INST)

- پین (PIN)

برای اطمینان از تحلیل زمانی درست روی هر المان یا پین فقط از نام یک گروه استفاده کنید.

۳-۱-۹- اتصال گره

تعریف گروه توسط اتصال گره باعث گروه شدن المان‌ها توسط یک گره یا سیگنال که المان‌های هم‌زمان را راه‌اندازی می‌کند، می‌شود. این روش مسیرهای Multi-Cycle ای را که توسط Clock Enable کنترل می‌شوند و توسط محدودیت From-To توصیف می‌شوند را تعریف می‌کند. این روش از نام زمانی یا گره نام زمانی استفاده می‌کند. گفتنی است برای دریاچه^۶ها استفاده از گره نام زمانی رایج‌تر است.

^۱ Timing Name

^۲ Timing Name Net

^۳ Net Connectivity

^۴ Instance

^۵ Module


^۶ Port

۳-۱-۱۰- نام زمانی Attribute در یک گره یا سیگنال

اگر یک نام زمانی Attribute به یک گره یا سیگنال اعمال شود. محدودیت‌ها در راستای آن گره یا سیگنال به تمام المانهای هم‌زمان منتقل می‌شوند. از این عبارت برای تعریف المان‌هایی که در یک گروه قرار می‌گیرند استفاده می‌شود که می‌تواند در ادامه در محدودیت‌های آن گروه استفاده کرد.

۳-۱-۱۱- نام زمانی روی یک پد ساعت یا گره


در شکل زیر مشاهده می‌کنید که ساعت وارد دو فلیپ فلاپ شده است.



شکل (۳-۲) نام زمانی روی یک پد ساعت یا گره

نام زمانی در مدار جلو می‌رود (از گیت‌ها، بافرها و بخش‌های ترکیبی می‌گذرد). تا جایی که به فلیپ فلاپ، لچ یا هر المان هم‌زمان دیگری که به نام زمانی مشخص یا گروهی اضافه شده اند، برسد.

به عنوان مثال در شکل زیر نام زمانی روی گره A0 آنقدر جلو می‌رود تا به دو فلیپ فلاپ مشخص شده برسد.



شکل (۳-۳) نام زمانی روی گره A0

می توان در زمان استفاده از نام زمانی از یک Qualifier استفاده کرد. این کار سبب می شود محدودیت تنها تا جایی از مدار جلو می رود که به اولین المان هم زمان برسد. انواع Qualifierها در واقع گروه های زمانی از پیش تعریف شده ای هستند. در صورتی که نوع Qualifier با المان هم زمان منطبق شود، نام زمانی به آن داده می شود. در غیر این صورت نام زمانی وارد آن المان هم زمان نخواهد شد.

انواع گروه های زمانی عبارتند از:

- FFS
 - تمام فلیپ فلاپ ها و شیفت رجیسترهای IOB حساس به لبه و SLICE
- PADS
 - تمام پدهای I/O
- DSPS
 - DSP48 در Virtex®-4

- Virtex-5 در DSP48E
- Virtex-6 در DSP48E1 و Virtex-6 در DSP48E1 و سری Xilinx®7
- Spartan®-6 در DSP48A1
- RAMS
- تمام RAM های تک دریاچه و دو دریاچه SLICE LUT و بلوکی
- MULTS
- ضرب کننده های هم زمان و غیرهم زمان در Virtex-4 و Virtex-5
- HSIOs
- تمام GT و GT10 در Virtex-4
- تمام GTP در Virtex-5
- تمام GTHE1 و GTXE1 در Virtex-6
- تمام GTPA1 در Spartan-6
- تمام GTHE2 و GTXE2 در Virtex-6 و سری Xilinx®7
- CPUS
- تمام PPC405 در Virtex-4
- تمام PPC450 در Virtex-5
- LATCHES
- تمام لچ های حساس به سطح SLICE
- BRAMS_PORTA
- دریاچه A از یک RAM دو دریاچه
- BRAMS_PORTB

○ دریاچه B از یک RAM دو دریاچه

۳-۱-۱۲- تفاوت بین گره نام زمانی (TNM_NET) و نام زمانی (TNM)

محدودیت گره نام زمانی معادل نام زمانی روی یک گره است و روی گره‌های نتایج مختلفی تولید میکند. NGDBuild هیچ وقت یک محدودیت گره نام زمانی را از گره مربوطه به پد ورودی منتقل نمی‌کند در حالی که این کار را در استفاده از نام زمانی می‌کند. از طرفی از گره نام زمانی فقط برای گره‌ها استفاده می‌شود. در صورت استفاده از آن برای المان دیگر، ابزار هشدار تولید کرده و آن محدودیت را نادیده می‌گیرد.

۳-۱-۱۳- قوانین انتشار برای محدودیت گره نام زمانی

در زیر لیستی از این قوانین آمده است:

TNM_NET در یک Pad Net: در این حالت محدودیت جلو میرود، از IBUFها و مدارهای ترکیبی می‌گذرد تا به یک المان یا پد هم‌زمان یا برسد.

TNM_NET در یک Clock Pad Net: در این حالت محدودیت از بافر ساعت می‌گذرد تا به المان یا پد هم‌زمان برسد.

TNM_NET در یک Input Clock Net: در این حالت اگر محدودیت به همراه یک محدودیت Period به ورودی DCM، DLL، PLL، PMCD یا BUFR اعمال شود، این محدودیت از بلوک‌های اصلاح ساعت می‌گذرد تا به یک المان یا پد هم‌زمان برسد.

۳-۱-۱۴- ایجاد گروه‌های زمانی با کمک سیگنال IPAD

برای ایجاد گروه‌های زمانی با سیگنال IPAD راه‌های زیادی وجود دارد که رد ادامه می‌آید:

`NET PADCLK TNM = PAD_grp;`

در ابتدا از padclk برای تعریف گروه زمانی padclk استفاده کرده که شامل یک المان

IPAD است

`NET PADCLK TNM = FFS "FF_grp";`

از padclk برای تعریف گروه FF_grp استفاده کرده که شامل هیچ فلیپ فلاپی نیست.

`NET PADCLK TNM_NET = FFS FF2_grp;`

از padclk برای تعریف گروه FF2_grp استفاده می‌شود که شامل فلیپ فلاپ‌هایی است که

به net.time متصلند.

برای گروه‌های زمانی که تنها شامل سیگنال خروجی IBUF هستند:

`NET INTCLK TNM = FFS FF1_grp;`

از intclk برای تعریف گروه زمانی FF1_grp استفاده کرده که شامل تمام فلیپ فلاپ‌های

متصل به گره است.

`NET INTCLK TNM_NET = RAMS Ram1_grp;`


از intclk برای تعریف گروه زمانی Ram1_grp استفاده کرده که شامل المان‌های RAM

متصل به گره است.

۳-۱-۱۵- ساختارهای سلسله مراتبی

وقتی یک نام زمانی در یک واحد استفاده می‌شود. این عبارت به سلسله مراتب پایین تر

تجزیه می شود تا به یک المان هم زمان یا پد برسد. همان طور که می دانید یک ماکرو^۱ یا واحد یک تابع عمومی سطح بالاست که معمولاً شامل طراحی های سطح پایین تر مثل ارتباطات یا واحدهای کوچک دیگر است. یک نام زمانی در یک ماکرو یا واحد نشان دهنده این است که تمام المانهای داخل آن در هر سطح بخشی از یک گروه هستند. برای نگه داشتن سلسله مراتب در تمام مراحل می توان از تنظیمات Keep Hierarchy استفاده نمود.



شکل (۳-۴) انتقال نام زمانی سطح بالا به پایین

۳-۱-۱۵-۱- استفاده از کاراکترهای Wildcard

به وسیله این کاراکترها می توان کل سلسله مراتب یک طراحی را طی نمود.

علامت ؟ یک کاراکتر و * چند کاراکتر را نشان می دهد. مثال های زیر طریقه استفاده از این

کاراکترها را در حالی که LEVEL1 بالاترین سطح طراحی است، نشان می دهد.

Level1/*

تمام بلوک ها را پیمایش میکند

Level1/*/

فقط بلوک های Level1 را پیمایش می کند

INST *

تمام المان های هم زمان در این گروه زمانی هستند.

INST /*

تمام المان های هم زمان در این گروه زمانی هستند.

INST /*/

المان ها یا واحدهای بالاترین سطح در این گروه زمانی قرار دارند.

- A1
- B1
- C1

INST A1/*

تمام المان های زیر A1 در این گروه زمانی قرار دارند.

- A21
- A22
- A3
- A4

INST A1/*/

تمام المان‌هایی که تنها یک سطح پایین تر از A1 هستند در این گروه زمانی هستند.

- A21
- A22

INST A1/*/*

المان‌هایی که دو سطح یا بیشتر پایین تر از A1 هستند در این گروه زمانی قرار دارند.

- A3
- A4

INST A1/*/*/*

تمام المان‌هایی که تنها دو سطح پایین تر از A1 هستند در این گروه زمانی هستند.

- A3

INST A1/*/*/*/*

المان‌هایی که سه سطح یا بیشتر پایین تر از A1 هستند در این گروه زمانی قرار دارند.

- A4

INST A1/*/*/*/*/*

تمام المان‌هایی که تنها سه سطح پایین تر از A1 هستند در این گروه زمانی هستند.

- A4

INST /*/*22/

تمام المان‌ها با نام نمونه گیری ۲۲ در این گروه زمانی قرار دارند.

- A22
- B22
- C22


INST /*/*22

تمام المان‌ها با نام نمونه گیری ۲۲ به اضافه یک سطح پایین ترشان در این گروه زمانی قرار

دارند.

- A22
- A3
- A4


- B22
- B3
- C22
- C3



شکل (۳-۵) طی ساختار سلسله مراتبی با کاراکترهای Wildcard

۳-۱-۱۵-۲- بین نمونه گیری

تعریف گروه‌هایی با اتصال بین این اجازه را می‌دهد که توسط بین مربوطه که تمام المان‌ها و پدها را راه‌اندازی میکند، کل این المان‌ها را در یک گروه قرار داد. در این شرایط با قرار دادن یک نام زمانی روی بین محدودیت به تمام المان‌ها اعمال می‌شود.



X11068

شکل (۳-۶) قرار دادن یک نام زمانی روی یک پین ماکرو و اعمال محدودیت

۳-۱-۱۶- محدودیت‌های گروه

محدودیت‌های گروه اجازه گروه کردن المان‌های مشابه برای تحلیل زمانی را می‌دهد. آن‌ها

می‌توانند در هر کدام از فایل‌های زیر تعریف شوند.

- UCF
- NGC
- EDN
- EDIF
- EDF

تحلیل‌های زمانی روی محدودیت‌های زمانی که روی مسیرها تعریف شده انجام میشود.

مسیرها معمولاً دارای نقاط شروع و پایانی از پدها یا المان‌های هم‌زمان دارند. این نقاط می‌توانند بر

اساس گروه‌های از پیش تعریف شده، تعریف شده توسط کاربر یا هر دو باشد. گروه‌های زمانی برای

دسته بندی نقاطی که با سرعت‌های مختلف کار می‌کنند یا ملزومات مختلفی دارند، مناسب می‌باشد.

۳-۱-۱۶-۱- گروه‌های زمانی

این گروه‌ها در تحلیل زمانی کاربرد دارند. گروه‌های از پیش تعریف شده و تعریف شده توسط کاربر به نقاط ابتدا و انتهای مسیرها را به ابزار تحلیل زمانی گزارش می‌دهد.

گروه‌های زمانی در محدودیت‌های زیر کاربر دارند:

- Period
- Offset In
- Offset Out
- From:To (Multi-Cycle)
- Timing Ignore

در زمان استفاده از یک net یا نام Instance از نام کامل سلسله مراتبی آن استفاده کنید تا

اینکه ابزار پیاده‌سازی بتواند آن را پیدا کند.

۳-۱-۱۶-۲- گروه‌های از پیش تعریف شده

گروه‌های از پیش تعریف شده عبارتند از:

- Flip-flops
- Latches
- Pads
- RAMs
- CPUs
- Multipliers
- High-speed-inputs or outputs

علاوه بر استفاده معمولی می توان از این گروه ها برای تعریف گروه های دیگر هم استفاده کرد.

۳-۱-۱۶-۳- گروه های تعریف شده توسط کاربر

برای تعریف گروه از عبارات زیر استفاده می شود:

- TNM
- TNM_NET
- TIMEGRP

این گروه ها دارای نام حساس به بزرگ و کوچک بودن حروف هستند و میتوانند با گروه های از پیش تعریف شده یا سایر گروه ها همپوشانی داشته باشند که این امر باعث می شود بعضی المان ها در دو گروه قرار گیرند. در این حالت یک رجیستردر گروه از پیش تعریف شده FFS قرار دارد و محدودیت زمانی clk با محدودیت Period شراکت می کند.

۳-۱-۱۶-۴- Timing Group Attribute

از این عبارت برای ترکیب گروه های از پیش تعریف شده و تعریف شده توسط کاربر استفاده می شود. همچنین المان های مشترک را از گروه های موجود حذف و گروه جدیدی را ایجاد می کند. توسط pattern matching^۱ گروه جدیدی ایجاد می کند.

^۱ pattern matching گروه کردن اجزایی است که همگی دارای گره خروجی آغازشونده با حرف خاصی هستند.

۳-۱-۱۶-۵- ایجاد زیرمجموعه از گروه‌های موجود

:Except

این کلمه همه المان‌های مشترک را از گروه ایجاد شده حذف می‌کند که در مورد موارد همپوشانی مفید است. در حالتی که هیچ المانی از گروه با سایر گروه‌ها همپوشانی نداشته باشد، با استفاده از این عبارت تغییری در لیست المان‌ها ایجاد نخواهد شد.

:Rising و Falling

این دو عبارت الان‌ها را بر حسب اینکه با کدام لبه ساعت مار می‌کنند گروه می‌کند.

۳-۱-۱۶-۶- Pattern Matching

Pattern Matching میتواند روی نام گره یا نمونه گروهی توسط کاربر تعریف کند. برای این کار از wildcardها در جهت گروهی که نام گره یا نمونه آن با الگوی داده شده یکی است استفاده کرده و انتخاب المان‌های هم‌زمان توسط گروه را عمومی کرده و در نهایت کل مسیر را به المان‌های هم‌زمان کاهش می‌دهیم.

جدول (۳-۲) علائم Pattern Matching

نام	علامت	تطابق
ستاره	*	هر رشته‌ای از کاراکترها
علامت سوال	؟	یک کاراکتر

جدول (۳-۳) مثال‌های Pattern Matching

رشته	معنی	مثال
DATA*	هر گره‌ای که نامش با DATA شروع شود	DATA1, DATA22,DATABASE
NUMBER?	هر گره‌ای که نامش با NUMBER شروع شود و فقط یک کاراکتر اضافی داشته باشد.	NUMBER1,NUMBERS یا NUMBER اما NUMBER12 نمیتواند باشند

۳-۱-۱۶-۷- مثال گروه زمانی

گروه‌های زمانی که در ادامه می‌آید توسط جستجوی رشته و گروه تعریف شده‌ای از

- RAMها رد یک محدودیت چند سیکله ایجاد شده است.

- INST my_core TNM = RAMS my_rams;

این گروه زمانی (my_ram) یک Ram از بلوک سلسله مراتبی my_core است.

- TIMSPEC TS01 = FROM FFS TO my_rams 14.24ns;

- NET clock_enable TNM_NET = RAMS(address*) fast_rams;

این گروه زمانی (fast_rams) RAM است که توسط گره‌ای با نام clock_enable با گره

خروجی با نام address* راه‌اندازی می‌شود.

- TIMSPEC TS01 = FROM FFS TO fast_rams 12.48ns; یا

- TIMESPEC TS01 = FROM FFS TO RAMS(address*) 12.48ns

۳-۲- الویت‌های محدودیت

هر محدودیتی سطوحی از الویت را داراست که در زیر به صورت الویت بالا به پایین به آن

اشاره می‌شود.

- Timing Ignore
- From:Thru:To
 - مبدا و مقصد گروه‌های تعریف شده توسط کاربر است
 - مبدا یا مقصد گروه‌های تعریف شده توسط کاربر است
 - مبدا و مقصد گروه‌های از پیش تعریف شده است
- From:To
 - مبدا و مقصد گروه‌های تعریف شده توسط کاربر است
 - مبدا یا مقصد گروه‌های تعریف شده توسط کاربر است
 - مبدا و مقصد گروه‌های از پیش تعریف شده است
- Offset
 - Data IOB (Net Offset)
 - گروه زمانی اجزای Data IOB (Grouped Offset)
 - تمام اجزای Data IOB (Global Offset)
- Period
- MAXSKEW and MAXDELAY

۳-۳- محدودیت‌های زمانی

محدودیت‌های زمانی بستری برای طراحی اهداف زمانی فراهم می‌آورند. از این محدودیت‌ها

برای ایجاد ملزومات زمانی در مسیرهای مختلف مدار استفاده می‌شود. برای راحتی بهتر است از

محدودیت‌های عمومی استفاده کنید. محدودیت‌های اصلی برای هر طراحی عبارتند از:

- تعریف‌های مربوط به ساعت با محدودیت Period

محدودیت‌های المان‌های هم‌زمان به هم‌زمان

- ملزومات ورودی با Global Offset

محدودیت‌های ورودی به المان‌های هم‌زمان

- ملزومات خروجی با Global Offset

محدودیت‌های المان‌های هم‌زمان به خروجی


- ملزومات مسیرهای ترکیبی با محدودیت Pad to Pad

۳-۳-۱- محدودیت Period

این محدودیت مهم ترین محدودیت زمانی است که ساعت را تعریف می‌کند، تمام مسیرهای هم‌زمان با هر حوزه ساعت را می‌پوشاند، ارتباط بین حوزه‌های مختلف را ایجاد می‌کند، فرکانس ساعت را تعیین می‌کند، می‌تواند چرخه کارهای مختلف برای ساعت ایجاد کند. این محدودیت نسبت به From: To ارجحیت دارد زیرا بیشتر مسیرها را می‌پوشاند و زمان اجزای کمتری نیاز دارد.

۳-۳-۱- توصیف دوره تناوب ساعت

دوره تناوب ساعت زمان‌بندی بین دو المان هم‌زمان را تعریف می‌کند. همچنین ارتباط بین حوزه‌ها را مشخص می‌کند.



شکل (۳-۷) این محدودیت مسیر رجیستر به رجیستر را می پوشاند

۳-۳-۱-۲- محدودیت Period روی گره ساعت

این محدودیت تمام تاخیرهای روی مسیرهایی که منتهی به پینی با زمان تنظیم یا نگهداری نسبت به ساعت هستند را تحلیل می کند. یک تحلیل ساده شامل موارد زیر می باشد:

- تاخیر ساعت ب خروجی المان های هم زمان
- تاخیر منطقی و مسیریابی
- تاخیر تنظیم و نگهداری
- انحراف ساعت بین ورودی و خروجی یک المان هم زمان
- فاز ساعت
- چرخه کار ساعت

محدودیت Period شامل موارد زیر است:


- تحلیل تاخیر ساعت در تحلیل انحراف ساعت برای ساعت های عمومی و محلی
- وارونگی ساعت محلی
- تحلیل زمان تنظیم و نگهداری

- ارتباط فاز بین ساعت های مختلف
 - ساختن ساعت ها بر اساس تابعی از ساعت های موجود
 - DCM Jitter، اعوجاج چرخه کار، DCM Phase Error برای Virtex-4 و DCM Jitter، PLL Jitter، اعوجاج چرخه کار و DCM Phase Error برای Virtex-5 و Jitter
- خانواده های جدید.

- Clock Input Jitter به عنوان Clock Uncertainty تعریف شده توسط کاربر
- چرخه کار نامتناسب (غیر ۵۰ درصد)
- فاز ساعت شامل فاز DCM و ساعت لبه پایین

۳-۱-۳-۳ محدودیت های مرتبط

در شکل زیر TS_PERIOD#1 به TS_PERIOD#2 مرتبط است و مسیر داده با TS_PERIOD#2 تحلیل می شود.



شکل (۳-۸) محدودیت های مرتبط

۳-۱-۴- نحوه استفاده از محدودیت Period


در مثال زیر TS_Period_2 مضرپی از TS_Period_1 است.

```
TIMESPEC TS_Period_1 = PERIOD "clk1_in_grp" 20 ns HIGH 50%;
TIMESPEC TS_Period_2 = PERIOD "clk2_in_grp" TS_Period_1 * 2;
```

۳-۱-۵- حوزه های غیر مرتبط

در شکل زیر CLKB و CLKA غیر مرتبط هستند. در نتیجه مسیره های بین رجیستر ۴ و ۵

توسط محدودیت Period تحلیل نمی شوند.



شکل (۳-۹) حوزه های غیر مرتبط

۳-۱-۶- مسیره های پوشش داده شده توسط Period

این محدودیت تنها مسیره های بین المان های هم زمان را پوشش می دهد و تحلیل آن شامل

تحلیل زمان تنظیم و نگهداری می شود.

۳-۳-۲- محدودیت Offset

این محدودیت اصلی ترین محدودیت زمانی است و ارتباط زمانی بین پد ساعت بیرونی و پد داده ورودی و خروجی را تعیین میکند.

۳-۳-۲-۱- توصیف واسط‌های زمانی با اجزای بیرونی

محدودیت‌های زیر واسط‌های زمانی با اجزای بیرونی را توصیف میکند.

Pad به Setup (Offset In Before): این محدودیت به داده یا ساعت خروجی امکان اقناع محدودیت زمان تنظیم را می‌دهد.

Clock به Out (Offset Out After):

کنترل بیشتری در زمان تنظیم و نگه داری روی پد بیرونی داده خروجی یا ساعت ایجاد میکند.

Offset In Before و Offset Out After:


از این محدودیت‌ها برای توصیف تاخیر داده‌های داخلی از پد ورودی به خروجی با توجه به ساعت استفاده می‌شود.

۳-۳-۲-۲- توصیف ارتباط بین داده بیرونی و ساعت


Offset In Before و Offset Out After امکان توصیف ارتباط بین داده بیرونی و ساعت را

به وجود می‌آورند. ابزار زمانی ملزومات داخلی را بدون نیاز به محدودیت‌های From PADS To

FFS و From PADS To FFS تعیین می کند.



شکل (۱۰-۳) شمای زمانی محدودیت Offset In




شکل (۱۱-۳) شمای زمانی Offset Out

محدودیت Offset شامل تاخیر مسیر ساعت ر تحلیل هر کدام از المانهای همزمان، مسیره‌های شامل هر نوع المان همزمان (مانند FFS، RAM و LATCH) می باشد. این محدودیت نقض زمان تنظیم و نگه داری را تحلیل می کند.

محدودیت‌های Offset برای تاخیر مسیرهای ساعتی که توسط Period تعریف می شوند، اطلاعات زمانی دقیقی فراهم می آورند. این محدودیت‌ها مقدار زمان ورود سیگنال به المان همزمان را افزایش داده و از آن طرف میزان زمان خروج سیگنال از خروجی را کاهش می دهند.

یک محدودیت Offset فاز ساعت تعریف شده توسط DLL یا DCM برای هر المان همزمان

را در نظر می گیرد.



شکل (۳-۱۲) دیاگرام مداری محدودیت‌های Offset

محدودیت Offser تنها با یک ساعت کار می‌کند. در حالت‌هایی که دو یا چند ساعت در مسیر باشد باید به صورت دستی تغییرات اعمال شود.

۳-۲-۶- تحلیل زمانی I/O

برای تحلیل زمانی I/O روی ساعت‌های داخلی ابتدا باید یک From:To یا Multi cycle روی مسیرها ایجاد نموده یا اینکه بفهمیم آیا ساعت داخلی به ساعت بیرونی مرتبط است یا خیر و بر آن اسان ملزومات را تغییر دهیم.

۳-۲-۷- سطوح پوشش

محدودیت Offset در سه سطح قابل تعریف است:

Offset عمومی: به تمام ورودی‌ها و خروجی‌های یک کلام اعمال می‌شود.

Offset گروه: به گروه تعریف شده‌ای که از یک ساعت مشترک استفاده می‌کند اعمال

می شود. الویت این محدودیت از Offset عمومی بالاتر است و آن را لغو می کند.


این محدودیت می تواند شامل گروه رجیستر یا پد یا مخلوطی از هر دو باشد. اما گروه های

Rising و Falling نیازمند محدودیت های جداگانه هستند.

به عنوان مثال در شکل زیر رجیسترهای A، B و C علی رغم داشتن داده و ساعت مشترک

محدودیت های جداگانه دارند که عبارتند از:

- TIMEGRP AB = RISING FFS;
- TIMEGRP C = FALLING FFS;



شکل (۳-۱۳) با Offset با گروه های زمانی مختلف

Offset توصیف نشده: به هر ورودی یا خروجی اعمال می شود. الویت این محدودیت هر دو

نوع Offset قبل بالا تر است.

۳-۳-۳- محدودیت (Multi Cycle)From: To

مسیر چند سیکله مسیریست که چند ساعت مختلف دارد. این مسیرها به صورت پیش فرض

توسط محدودیت Period پوشش داده می شوند که ممکن است یا خطاهایی همراه باشد زیرا این

محدودیت برای مسیرهای تک سیکله ایجاد شده است. برای اجتناب از این دسته خطاها باید یک محدودیت Multi Cycle بر روی مسیر گذاشته شود.

۳-۳-۱- محدودیت‌های Multi Cycle

توسط یک From:To اعمال می‌شود و الویت بالاتری نسبت به Period و Offset دارد م می‌تواند محدودتر از آن‌ها باشد یا نباشد. این محدودیت تنها یک مسیر را محدود می‌کند. این مسیر می‌تواند در حین اینک محدودیت‌های دیگری دارد در همان حوزه ساعت بماند. از طرفی مسیری که از مرز یک حوزه ساعت می‌گذرد می‌تواند توسط Multi Cycle محدود شود.

۳-۳-۲- محدودیت From:To

این محدودیت نیز الویت بالاتری نسبت به Period دارد و از یک المان هم‌زمان شروع شده و به یک المان هم‌زمان ختم می‌شود. به عنوان مثال اگر قرار باشد بخشی از طراحی با سرعت کمتری کار کند، در حالی که یک Period کلی تعریف شده روی آن بخش خاص از From:To استفاده می‌شود.

۳-۳-۳- تعریف نقطه شروع و پایان

برای استفاده از این محدودیت روی یک مسیر باید نقطه شروع و پایان مسیر را مشخص کنیم. این نقاط باید جز یکی از دسته‌های گروه‌های زمانی از پیش تعریف شده (مانند PADS، FFS،

(RAMS، LATCHES)، تعریف شده توسط کاربر تا نقاط همزمان تعریف شده توسط کاربر باشد.

۳-۳-۳-۴ From یا To اختیاری


در حالتی که این محدودیت روی مسیر مشخعی اعمال می شود From یا To اختیاری است.

محدودیت From Multi-Cycle مسیر از گروه زمانی مبدا را تا المان همزمان یا پد بعدی را

محدود می کند. To Multi-Cycle مسیر از المان همزمان یا پد مختوم به گروهی زمانی مقد را

می پوشاند.

در شکل زیر مشاهده می کنید که From:To چطور مسیرهای Multi Cycle را می پوشاند.



شکل (۳-۱۴) مسیرهای Multi Cycle

۳-۳-۳-۵ مسیرهای عبور کننده از مرز ساعت

این مسیرها بین دو محدودیت Period نامرتب هستند و در گزارش مسیرهای نامحدود


بررسی می شوند. در صورتی که این مسیرها به ورت نادرستی به هم مربوط شده اند روی آنها یک

From:To تعریف کنید.

برای محدود کردن مسیرهای بین دو حوزه ساعت برای هر حوزه یک گروه تعریف کرده و

برای هر مسیر یک From:To بگذارید. مثال زیر این روند را نشان می دهد.

```
TIMESPEC TS_clk1_to_clk2 = FROM clk1 TO clk2 8 ns;
```



شکل (۳-۱۵) مسیر بین حوزه CLK_A و CLK_B


۳-۳-۶- مسیر پد به پد

این مسیر از یک پد شروع می شود و به به یک پد ختم می شود. بنابراین آهم زمان است و

یکی از اصلی ترین مسیرها برای گذاشتن محدودیت From:To می باشد.

مثال زیر از جمله این مسیرهاست.


```
TIMESPEC TS_Pad2Pad = FROM PADS TO PADS 14.4 ns;
```



شکل (۳-۱۶) مسیر پد به پد

علاوه بر استفاده از Multi Cycle در مسیرهای پد به پد می توان برای مسیرهایی که استشنا


کند تر هستند هم از Multi Cycle بهره جست. در مثال زیر از یک From:To slow exception به همراه Period استفاده شده است. گفتنی است Xilinx این نوع استفاده را توصیه نمیکند.



شکل (۳-۱۷) slow exception

یک slow exception هم میتواند یک slow exception تعریف کند. در مثال زیر این روش را مشاهده می کنید که توسط Xilinx هم توصیه شده است.

```
NET clk_en TNM = slow_exception;
NET clk TNM = normal;
TIMESPEC TS01 = PERIOD normal 8 ns;
TIMESPEC TS02 = FROM slow_exception TO slow_exception TS01*2;
```




شکل (۳-۱۸) تداخل گروه کند و سریع (exception)

۷-۳-۳-۳- نادیده گرفتن مسیر

برای نادیده گرفتن یک مسیر از محدودیت ignore استفاده می شود. برای این کار گروه

زمانی مبدا و مقصد را مشخص کرده و از دستور From:To:TIG استفاده می کنیم. مانند شکل زیر:

```
TIMESPEC TS_FFA_to_FFB = FROM FFA_grp TO FFB_grp TIG;
```



شکل (۱۹-۳) نادیده گرفتن مسیر

اگر در محدودیت Period قرار است مسیری کند تر یا تند تر کار کند، یک Form:To

آن ایجاد کنید. در صورتی که بین مبدا و مقصد چند مسیر وجود دارد، با From:Thru:To


دلخواه را مشخص کنید. در این دستور با گذاشتن مبدا و مقصد و نیز نقاط میانی که تعدادشان نا

محدود است مسیر خاصی مشخص می شود. به عنوان مثال:

```
NET $3M17/On_the_Way TPTHRU = abc;
TIMESPEC TS_mypath = FROM my_src_grp THRU abc TO my_dest_grp 9 ns;
```

مسیر با مبدا my_src_grp و مقصد my_dest_grp و نقاط میانی abc را به ۹ نانو ثانیه


محدود می کند.



شکل (۳-۲۰) مثال From:Thru:To

خط مشترک مثال خوبی برای این دستور است:

```
NET DATA_BUS* TPTHRU = DataBus;
TIMESPEC TS_TIG = FROM FFS THRU DataBus TO FFS TIG;
OR
TIMESPEC TS_data_bus = FROM FFS THRU DataBus TO FFS 123ns;
```




شکل (۳-۲۱) باس مشترک

علاوه بر استفاده از نقاط میانی میتوان برای آغاز یا اتمام در یک نقطه غیر هم زمان از محدودیت TPSYNC برای توصیف پین یا مدارهای ترکیبی استفاده کرد. این محدودیت نقاط غیر هم

زمان را به عنوان نقاط همزمان تعریف می کند. به عنوان مثال یک مسیر به یک بافر سه حالته^۱ میتواند توسط این محدودیت محدود شود. در شکل زیر این حالت را مشاهده می کنید.

```
NET $3M17/Blue TPSYNC = Blue_S;
TIMESPEC TS_1A = FROM FFS TO Blue_S 15;
```




شکل (۳-۲۲) محدودیت به بافر سه حالته

۳-۳-۸- مسیرهای نادرست یا محدودیت Ignore

یک محدودیت Net Timing Ignore یک گره خاص را می پوشاند و گره هایی که در تحلیل نادیده گرفته می شوند را مشخص می کند. در حالی که یک From:To TIG تمام مسیرهای بین دو المان همزمان یا گروه با تمام گره های آنها را نادیده میگیرد.

^۱ Three state buffer




شکل (۳-۲۳) مسیر نادیده گرفته شده بین دو فلیپ فلاپ

From: To از مثال ۹-۳-۳-۳

محدودیت From:To محدودیتی بین دو گروه زمانی ایجاد می کند. این محدودیت به همراه محدودیت های Period و Offset In و Offset Out مورد استفاده قرار میگیرد و میتواند بخش هایی از مدار را کندتر یا سریعتر کند.

در شکل زیر مثالی از چند From:To را مشاهده می کنید.

```
TIMESPEC TS_C2S = FROM FFS TO FFS 12 ns;
TIMESPEC TS_P2S = FROM PADS TO FFS 10 ns;
TIMESPEC TS_P2P = FROM PADS TO PADS 13 ns;
TIMESPEC TS_C2P = FROM FFS TO PADS 8 ns;
```



شکل (۳-۲۴) مثالی از From:To

زمانی که تحلیل از یک محدودیت Period به From:To می‌رود تعداد مسیرهای تحلیل شده بیشتر از حالتی می‌شود که در آن یک مسیر با Period پوشش داده شده اما تعداد مسیرهای نامحدود زیادتر نشده است.

گروه زمانی مقصد در یک From:To میتواند شامل RAM همزمان دو پورته توزیع شده باشد که مسیرهای مختوم به این RAM می‌توانند همزمان یا غیر همزمان باشند. به این صورت که مسیرهای منتهی به داده ورودی (D) همزمان و مسیرهای منتهی به آدرس خواندن (DPRA) غیر همزمان هستند. حال اینکه محدودیت Period فقط شامل مسیرهای همزمان است اما محدودیت From:To هر دو حالت همزمان و غیر همزمان را شامل می‌شود.

فصل چهارم

توصیف

محدودیت‌های

زمانی در XST

در این روش به توصیف محدودیت‌های زمانی در XST¹ می‌پردازیم. در ادامه با طرح مثال‌هایی به شرح این فصل می‌پردازیم.

XST از مدل‌های زمانی متعددی برای تحلیل زمانی استفاده می‌کند که عبارتند از:

- تاخیرهای منطقی: این تاخیرها در گزارش Timing Analyzer پس از جایابی و مسیریابی می‌آید.

- تاخیرهای گره: این تاخیر بر اساس میزان بار fanout محاسبه می‌شود.

این تاخیرها وابسته به تکنولوژی مورد استفاده و سرعتی است که در XST توصیف شده است.

در فایل XST ابتدا محدودیت‌های مشخص شده روی سیگنال‌ها و سپس محدودیت‌های تعیین شده در بالاترین ماژول و بعد از آن هم محدودیت‌های عمومی روی بالاترین ماژول پردازش می‌شوند. بنابراین محدودیت‌های روی دو حوزه یا سیگنال متفاوت الویت بکسانی دارند. برای توصیف محدودیت‌های زمانی میتوان از هر یک از موارد زیر استفاده کرد:

- HDL
- فایل XCF(XCF): این فایل تمام دستورهای زیر را پشتیبانی می‌کند.

گره نام زمانی

- Timing Group
- Period
- Timing Ignore
- From-To

- دستور global_opt- در خط دستور

¹ Xilinx Synthesis Tool

محدودیت‌های زمانی به صورت خود به خود در فایل NGC ثبت نمی‌شوند. برای این کار از

بخش `Process > Properties` عبارت `Write Timing Constraints` را تیک بزنید یا اینکه دستور -

`write_timing_constraints` را در خط دستور بنویسید.

۴-۱- مثال‌ها

در بخش زیر مثال‌هایی از توصیف محدودیت‌های زمانی در Verilog، و XCF می‌آید. هنگام

استفاده از XCF، Xilinx توصیه می‌کند که برای جدا کردن بخش نام‌ها به جای () از (/) استفاده

کنید.

۴-۱-۱- رجیستر غیرهم‌زمان

محدودیت رجیستر غیرهم‌زمان (ASYNC_REG) تنها به رجیسترها یا لچ‌هایی با ورودی

غیرهم‌زمان (ورودی D یا CE) اعمال می‌شود.

Verilog در ASYNC_REG:

```
(* ASYNC_REG = "{TRUE|FALSE}" *)
```

مثال Verilog:

```
module mig_22
  ( inout [7:0] cntrl0_ddr2_dq,
    output [14:0] cntrl0_ddr2_a,
    input sys_clk_p,
    input sys_clk_n,
    input clk200_p,
    input clk200_n,
    input sys_reset_in_n,
    inout [0:0] cntrl0_ddr2_dqs
  );
  wire clk_0;
  wire clk_90;
  wire clk_200;
```

```
(* ASYNC_REG = "TRUE" *)
reg sys_rst;
// source code
End module;
```

۴-۱-۲- سیگنال ساعت

سیگنال ساعت به FPGA اعمال می‌شود. این سیگنال به CPLDها اعمال نمی‌شود. اگر سیگنال ساعت قبل از وصل شدن به ورودی فلیپ فلاپ وارد مدار ترکیبی شود XST تشخیص نمی‌دهد که چه سیگنال داخلی یا ورودی ای سیگنال ساعت واقعی است. محدودیت سیگنال ساعت (CLOCK_SIGNAL) اجازه تعریف سیگنال ساعت در مدار را می‌دهد.

CLOCK_SIGNAL در Verilog

```
(* clock_signal = "{yes|no}" *)
```

مثال Verilog:

```
module mig_22
( inout [7:0] cntrl0_ddr2_dq,
output [14:0] cntrl0_ddr2_a,
input sys_clk_p,
input sys_clk_n,
input clk200_p,
input clk200_n,
input sys_reset_in_n,
inout [0:0] cntrl0_ddr2_dqs
);
(* clock_signal = "yes" *)
wire clk_0;
wire clk_90;
wire clk_200;
reg sys_rst;
// source code
End module;
```

CLOCK_SIGNAL در XCF

```
BEGIN MODEL "entity_name"
NET "primary_clock_signal" clock_signal={yes|no|true|false};
END;
```

مثال XCF:

```
BEGIN MODEL "top_yann_mem"
NET "CLK200_P" clock_signal = yes;
```

END;

۴-۱-۳- بیشترین تاخیر^۱

محدودیت بیشترین تاخیر (MAXDELAY) بیشترین میزان تاخیر ممکن روی یک گره را

تعریف می‌کند و تنها روی گره‌های FPGA اعمال می‌شود.

Verilog در MAXDELAY:

```
(*MAXDELAY = "value [units]" *)
```

مثال Verilog:

```
module mig_22
  ( inout [7:0] cntrl0_dds2_dq,
    output [14:0] cntrl0_dds2_a,
    input sys_clk_p,
    input sys_clk_n,
    input clk200_p,
    input clk200_n,
    input sys_reset_in_n,
    inout [0:0] cntrl0_dds2_dqs
  );
  wire clk_0;
  wire clk_90;
  wire clk_200;
  (*MAXDELAY= " 800 ps" *)
  wire read_en;
  reg sys_rst;
  // source code
End module;
```

۴-۱-۴- بیشترین انحراف

محدودیت بیشترین انحراف (MAXSKEW) میزان انحراف روی یک گره را کنترل

می‌کند. انحراف اختلاف تاخیرهای بین چند بارهایی است که توسط یک گره را اندازه‌گیری می‌شوند.

Verilog در MAXSKEW:

Maximum Delay^۱

```
(* MAXSKEW = "allowable_skew [units]" *)
```

که در آن allowable_skew مقدار قابل قبول است.

مثال Verilog:

```
module mig_22
  ( inout [7:0] cntrl0_ddr2_dq,
    output [14:0] cntrl0_ddr2_a,
    input sys_clk_p,
    input sys_clk_n,
    input clk200_p,
    input clk200_n,
    input sys_reset_in_n,
    inout [0:0] cntrl0_ddr2_dqs
  );
  wire clk_0;
  wire clk_90;
  wire clk_200;
  (*MAXSKEW= " 3 ns" *)
  wire read_en;
  reg sys_rst;
  // source code
End module;
```

Offset -۵-۱-۴

این محدودیت ارتباط زمانی بین ساعت خروجی و داده ورودی یا خروجی متناظر آن را نشان می‌دهد و تنها در سیگنال‌های مربوط به پد استفاده می‌شود. از این محدودیت نمی‌توان برای افزایش زمانی ورود برای سیگنال‌های داخلی استفاده نمود.

Offset در XCF:

```
OFFSET = {IN|OUT} offset_time [units] {BEFORE|AFTER}
clk_name [TIMEGRP group_name];
```

در این عبارت offset_time [units] اختلاف بین زمانی که بین لبه ساعت و شروع ثبت داده

است. این مقدار می‌تواند دارای واحد زمانی باشد یا نباشد. واحدهای زمانی تعریف شده ps، ns،

micro و ms است. که واحد پیش فرض ns می‌باشد.

BEFORE|AFTER ارتباط بین شروع داده و لبه ساعت را مشخص می‌کند. روش توصیه

شده استفاده از BEFORE است. BEFORE زمانی را که داده به نسبت لبه ساعت معتبر است را نشان می‌دهد. مقدار مثبت این زمان نشان‌دهنده این است که داده قبل از لبه ساعت معتبر است و مقدار منفی آن عکس این روند را مشخص می‌کند.

clk_name نام کامل سلسله مراتبی گره پد ساعت را نشان می‌دهد.

مثال XCF:

```
OFFSET = IN 2 ns BEFORE "CLK200_N" ;
OFFSET = IN 3.85 ns BEFORE "SYS_CLK_P" ;
OFFSET = OUT 4 ns AFTER "CLK200_N" ;
OFFSET = OUT 7 ns AFTER "SYS_CLK_P" ;
NET "main_00/top_00/iobs_00/data_path_iobs_00/v4_dq_iob_0/DDR_DQ" TNM=
DDR2_DQ_Grp;
OFFSET = OUT 6.7 ns AFTER "SYS_CLK_P" TIMEGRP DDR2_DQ_Grp;
OFFSET = IN 3.2 ns BEFORE "SYS_CLK_P" TIMEGRP DDR2_DQ_Grp ;
```

۴-۱-۶ - Period

این محدودیت ارتباط زمانی بین تمام المان‌های هم‌زمان با ساعت در حوزه آن ساعت را مشخص می‌کند. این محدودیت برای گره ساعت تعریف م‌شود. ابزار زمانی هر تغییر ساعت در چین رجیستریت فاز را زیر نظر دارد و مقادیر نگه‌داری را کنترل می‌کند.

Verilog در Period :

```
(* PERIOD = "period [units]" *)
```

Period نشاندهنده دوره تناوب ساعت است.

مثال Verilog:

```
module mig_22
  ( inout [7:0] cntrl0_ddr2_dq,
    output [14:0] cntrl0_ddr2_a,
```

```

input sys_clk_p,
input sys_clk_n,
input clk200_p,
input clk200_n,
input sys_reset_in_n,
inout [0:0] cntrl0_dds2_dqs
);
(*PERIOD = "5 ns"*)
wire clk_0; // The clk_0 is assigned with the period of 5 ns
wire clk_90;
wire clk_200;
wire read_en;
reg sys_rst;
// source code
End module;
```

نحوه توصیف در XCF:

```

TIMESPEC "TIdentifier"=PERIOD "TNM_reference period" [units]
[{{HIGH |LOW} [high_or_low_time [hi_lo_units]]] INPUT_JITTER value [units];
```

راه دیگری هم وجود دارد که Xilinx آن را توصیه نمیکند.

```

NET "net_name" PERIOD=period [units]
[{{HIGH|LOW}[high_or_low_time[hi_lo_units]]];
```

در این عبارت identifier یک نام خاص برای ارجاع و TNM_reference نامی است با

استفاده از نام زمانی یا گره نام زمانی که به گره ساعت ضمیمه می شود. وقتی یک محدودیت گره نام زمانی

وارد ورودی CLKIN یک DLL، DCM یا PLL می شود، نیازمند به یک Period جددش برای پین

ساعت خروجی هستیم.

Period دوره تناوب را با توجه به units تعیین می کند.

High یا Low مشخص می کند اولین پالس بالا یا پایین باشد. این مقادیر در محاسبات زمانی

و بهینه سازی نادیده گرفته شده و تنها به شرط زیر در netlist نهایی می آیند که:

WRITE_TIMING_CONSTRAINTS = yes.

high_or_low_time مشخص کننده چرخه کار است و بسته به کلمه ای که استفاده می شود

میزان بالا یا پایین بودن پالس در هر تناوب را نشان می‌دهد. اگر از عدد واقعی استفاده شود، عدد مربوطه باید از دوره تناوب کمتر باشد و اگر `high_or_low_time` حذف شود به صورت پیشفرض میزان ۵۰ درصد در نظر گرفته می‌شود.

`hi_lo_units` واحد استفاده شده برای چرخه کار است. در این جا می‌توان علاوه بر واحدهای گفته شده از % هم استفاده کرد که نشان‌دهنده درصد بالا به پایین است.

مثال زیر یک ساعت با دوره تناوب ۴۰ نانوثانیه را به گره‌ای به نام `CLOCK` می‌دهد. اولین پالس بالاست و میزان بالا بودن در هر دوره ۲۵ نانو ثانیه است.

```
NET "CLOCK" PERIOD=40 HIGH 25;
```

مثال زیر یک ساعت با دوره ۵ نانوثانیه را با شکل توصیف زمانی نشان می‌دهد.

```
NET "infrastructure0/SYS_CLK_IN" TNM_NET = "SYS_CLK";
TIMESPEC "TS_SYS_CLK" = PERIOD "SYS_CLK" 5 ns HIGH 50 %;
```

۴-۱-۷ - System Jitter

این محدودیت (`SYSTEM_JITTER`) سیستم را در طراحی مشخص می‌کند. `Jitter` سیستم به شرایط مختلفی در طراحی از جمله تعداد فلیپ فلاپ‌ها و `I/O`هایی که در طول زمان تغییر می‌کنند، بستگی دارد. این محدودیت به تمام ساعت‌های طراحی اعمال می‌شود و می‌تواند با ورودی `Jitter` روی محدودیت `Period` ترکیب شود تا میزان انحراف ساعت در گزارش زمانی بیاید.

این محدودیت همچنین راهی را پیش پا می‌گذارد تا زمانی که مشخصه‌ای برای توصیف `Jitter` وجود ندارد، حد زمانی مشخصی تعریف شود. بنابراین برای آزمون سیستم با محدودیت‌های جدی زمانی بسیار مفید است. این محدودیت همراه با محاسبه انحراف ساعت مورد استفاده تمام محدودیت‌هایی که به تحلیل ساعت می‌پردازند قرار می‌گیرد.

برخی از دستگاه‌ها یک محدودیت پیش فرض System Jitter دارند. این وضعیت با چک

کردن SpeedPrint مشخص می‌شود.

راه دیگری برای آزمون وجود دارد و آن هم این است که به ورودی Jitter یک ساعت اعمال

کنیم. اما مشکل این روش این است که با این کار تنها حوزه همان ساعت تحت آزمون قرار می‌گیرد.

:Verilog در SYSTEM_JITTER

```
(* SYSTEM_JITTER = "value ps" *)
```

مثال Verilog:

```
module mig_22
  ( inout [7:0] cntrl0_ddr2_dq,
    output [14:0] cntrl0_ddr2_a,
    input sys_clk_p,
    input sys_clk_n,
    input clk200_p,
    input clk200_n,
    input sys_reset_in_n,
    inout [0:0] cntrl0_ddr2_dqs
  );
  (*SYSTEM_JITTER = "10 ps"*)
  wire clk_0; // The clk_0 is assigned with system_jitter of 10 ps
  wire clk_90;
  wire clk_200;
  wire read_en;
  reg sys_rst;
  // source code
End module;
```

:XCF در SYSTEM_JITTER

```
MODEL "entity_name" SYSTEM_JITTER = value ps;
```

مثال XCF:

```
MODEL "top_yann_mem" SYSTEM_JITTER = 10;
```

۴-۱-۸ - نادیده گرفتن زمانی

محدودیتی به نام TIG^۱ وجود دارد که مسیرهایی که از یک نقطه انشعاب می‌شوند در پیاده‌سازی از محدودیتی که در طی آن نقطه وجود دارد رهایی یابند. این محدودیت یک محدودیت سنتز است و تنها به FPGAها اعمال می‌شود.

TIG در XCF:

```
NET "net_name" TIG;
PIN "ff_inst.RST" TIG=TS_1;
INST "instance_name" TIG=TS_2;
TIG=TSidentifier1,..., TSidentifiern
```

در این مثال identifier ارجاع به توصیف زمانی ای است که قرار است نادیده گرفته شود. وقتی TIG را به یک نمونه ارجاع دهیم، این محدودیت به تمام پین‌های خروجی آن اعمال می‌شود. وقتی به یک گره اعمال شود تمام پین‌هایی که توسط آن گره راه‌اندازی می‌شوند تحت تاثیر خواهند بود و هرگاه به یک پین اعمال شود محدودیت از روی آن برداشته می‌شود.

مثال XCF:

```
NET "main_?0/top_?0/ddr2_controller_?0/load_mode_reg*" TIG;
```

مثال زیر نشان می‌دهد توصیف‌های زمانی TS_fast و TS_even_faster روی تمام مسیرهایی که از RESET شروع می‌شوند و جلو می‌روند نادیده گرفته می‌شود.

```
NET "RESET" TIG=TS_fast, TS_even_faster;
```

۴-۱-۹ - گروه زمانی

این محدودیت با نام TIMEGRP یک محدودیت اصلی گروه کردن است. علاوه بر

^۱ Timing Ignore

نام‌گذاری گروه‌ها توسط نام زمانی می‌توان گروه‌ها را در قالب سایر گروه‌ها تعریف کرد. این محدودیت در فایل‌های XCF و NCF^۱ قابل تعریف است.

TIMEGRP در XCF:

```
TIMEGRP newgroup = existing_grp1 existing_grp2 [existing_grp3 ...];
```

در این مثال newgroup نام گروه جدیدی است که از ترکیب بقیه گروه‌ها ایجاد شده است.

مثال XCF:

```
NET "RESET" TIG=TS_fast, TS_even_faster;
```

۴-۱-۱۰- مسیر چند سیکله

این محدودیت یک محدودیت زمانی بین دو گروه را مشخص می‌کند.

مسیر چند سیکله در XCF:

```
TIMESPEC TSname =FROM "group1" TO "group2" value;
```

TSname باید همواره با TS شروع شود و بعد نام دلخواه بیاید. group1 گروه مبدا و

group2 گروه مقصد است. Value به صورت پیشفرض ns است. بقیه مقادیر MHz یا مقادیر دیگر

ممکن مانند TS_C2S/2 یا TS_C2S*2 است.

XST محدودیت From-To را با محدودیت‌های زیر قبول می‌کند:

From-Thru-To پشتیبانی نمی‌شود.

توصیف‌های زمانی لینک شده پشتیبانی نمی‌شود.

Pattern Matching برای گروه‌های از پیش تعریف شده پشتیبانی نمی‌شود. مانند مثال زیر»

```
TIMESPEC TS_1 = FROM FFS(machine/*) TO FFS 2 ns;
```

^۱ توضیح این فایل‌ها در فصل بعدی آمده است.

مثال XCF:

```
TIMESPEC TS_MY_PathA = FROM "my_src_grp" TO "my_dst_grp" 23.5 ns;
TIMESPEC TS_DQS_UNUSED = FROM FFS TO "control_unused_dqs" TIG;
```

۴-۱-۱۱- توصیف زمانی

محدودیت توصیف زمانی (TIMESPEC) مکانی برای نگه‌داری توصیف‌های زمانی است که روی مسیرها تاخیر تعریف می‌کنند. تعداد این توصیف‌ها روی زمان اجرا و مقدار حافظه استفاده شده در زمانی پیاده‌سازی تاثیر می‌گذارد.

TIMESPEC در XCF:

```
TIMESPEC "TSidentifier"=PERIOD "timegroup_name" value [units];
TIMESPEC "TSidentifier"=FROM "source_group" TO "dest_group" value units;
```

TSidentifier نام خاصی است که با TS شروع می‌شود. value عددی است که میزان تاخیر

را مشخص می‌کند. مقدار پیشفرض برای واحد نانو ثانیه است اما می‌توان مقادیر دیگر را به کار برد.

در ادامه مثال‌هایی از این محدودیت می‌آید:

تعریف بیشترین تاخیر قابل پذیرش:

```
TIMESPEC "TSidentifier"=FROM "source_group" TO "dest_group" allowable_delay
[units];
```

تعریف دوره تناوب ساعت:

```
TIMESPEC "TSidentifier"=PERIOD "TNM_reference" value [units] [{HIGH | LOW}
[high_or_low_time [hi_lo_units]]] INPUT_JITTER value;
```

توضیحات این کد در بخش Period آمده است.

توصیف ساعت‌های مشتق شده:

```
TIMESPEC "TSidentifier"=PERIOD "TNM_reference" "another_PERIOD_identifier" [/
| *] number
[{HIGH | LOW} [high_or_low_time [hi_lo_units]]] INPUT_JITTER value;
```

نادیده گرفتن مسیر با TIG:

```
TIMESPEC "Tsidentifier"=FROM "source_group" TO "dest_group" TIG;
```

۴-۱-۱۲- نام زمانی

این محدودیت (TNM) یک محدودیت از نوع گروهی است و المان‌هایی که در در یک گروه قرار میگیرند را مشخص می‌کند. این گروه سپس در توصیف زمانی استفاده می‌شود. هم چنین این امکان وجود دارد که برخی از گروه‌های از پیش تعریف شده به گروه اضافه شوند تا راحت تر در توصیف زمانی استفاده شوند.

TNM در XCF:

```
{NET|INST|PIN} "net_or_pin_or_inst_name" TNM=[predefined_group] identifier;
```

که در آن predefined_group می‌تواند اعضا یا زیر مجموعه‌ای از گروه‌های از پیش تعریف

شده مثل FFS, RAM, LATCHES, PADS, CPUS, HSIOS, BRAMS_PORTA

BRAMS_PORTB, DSPS و MULTS باشد.

Identifier میتواند هر ترکیبی از کاراکترها باشد به جز کلمات رزرو شده.

مثال XCF:

```
NET clk TNM = FFS (my_flop) Grp1;
INST clk TNM = FFS (my_macro) Grp2;
```

۴-۱-۱۳- گروه نام زمانی

(TNM_NET) گروهی از المان‌ها می‌سازد که در توصیف زمانی مورد استفاده قرار می‌گیرند.

گره نام زمانی معادل نام زمانی روی گره است به استثنای گره پدهای ورودی.

TNM_NET در XCF:

```
{NET|INST} "net_name" TNM_NET= [predefined_group] identifier;
```

استفاده از predefined_group مانند محدودیت نام زمانی است. زیر مجموعه‌ای از

predefined_group میتواند به ورت‌های زیر باشد:

- predefined_group (name_qualifier1... name_qualifiern)
- name_qualifiern: نوع name_qualifier (گره یا نمونه) بر اساس نوع المانهای گروه در محدودیت تعیین می‌شود. اگر نوع محدودیت روی NET باشد نوع name_qualifier گره و اگر INST باشد نوعش نمونه است.

XST در استفاده از این محدودیت فقط یک الگو را پشتیبانی می‌کند. به عنوان مثال عبارت

زیر قابل قبول است:

```
NET "PADCLK" TNM_NET=FFS "GRP1"; #
```

ولی عبارت زیر پشتیبانی نمی‌شود:

```
NET "PADCLK" TNM_NET = FFS(machine/*:xcounter/*) TG1; #
```

مثال XCF:

```
NET clk TNM_NET = FFS (my_flop) Grp1;
INST clk TNM_NET = FFS (my_macro) Grp2;
```

فصل پنجم

استراتژی‌های ورود

به محدودیت‌های

Xilinx

در این فصل به چگونگی استفاده از محدودیت‌ها در ISE می‌پردازیم. جدول زیر نشان می‌دهد برا وارد کردن هر محدودیت از کدام بخش ISE استفاده می‌شود.

۵-۱- روش ورود محدودیت‌ها

جدول (۵-۱) روش ورود محدودیت‌ها

دستگاه	ابزار	محدودیت
تمام FPGAها و CPLDها	Constraints Editor	زمانی
تمام FPGAها	PlanAhead	جایابی IO و محدودیت‌های area-group
تمام CPLDها	PACE	جایابی IO
تمام FPGAها و CPLDها	Schematic and Symbol Editor	جایابی IO و سایر جایابی‌ها

۵-۲- طراحی شماتیک

برای اضافه کردن محدودیت‌ها در این فضا عملیات زیر را به ترتیب انجام دهید.

اگر محدودیت مربوط به گره است آن را به گره موجود در شماتیک اعمال کنید و اگر به یک

نمونه مربوط است آن را به نمونه اعمال کنید.

در این بخش نمی‌توان محدودیت‌های عمومی مثل PART یا Prohibit اعمال کرد. همچنین

امکان ایجاد توصیف زمانی وجود ندارد.

Verilog - ۳-۵

محدودیت ها در Verilog در داخل (*) به صورت زیر ایجاد می شود.

(* attribute_name = attribute_value *)

در این عبارت attribute_name نام سیگنال، ماژول و یا نام نمونه است. attribute_value

یک عبارت است و هیچ مقدار عددی ای نمیگیرد.

عبارت (* attribute_name = "1" *) به معنی (* attribute_name = "1" *) است.

در فصل قبل با مثال هایی از Verilog آشنا شدید در اینجا هم چند مثال می آوریم:

مثال تکی:

```
(* clock_buffer = "IBUFG" *) input CLK;
```

مثال دو تایی:

```
(* INIT = "0000" *) reg [3:0] d_out;
```

مثال درختی:

```
always@(current_state or reset)
begin (* parallel_case *) (* full_case *)
case (current_state)
```

ایجاد محدودیت در Verilog نیز با محدودیت هایی و به روست. به عنوان مثال در این محیط

نمی توان سیگنالی را تعریف کرد. همچنین این محیط Statement ها، ارتباط های درجه^۱ و عملگرهای

توصیفی^۲ را پشتیبانی نمی کند.

^۱ Port Connection

^۲ Expression Operators

در Verilog می‌توان محدودیت‌ها را با کامنت گذاری تعریف کرد. مانند عبارت زیر:


```
// synthesis attribute AttributeName [of] ObjectName [is] AttributeValue
```

مثال:

```
// synthesis attribute RLOC of u123 is R11C1.S0
// synthesis attribute HU_SET u1 MY_SET
// synthesis attribute bufg of my_clock is "clk"
```

۴-۵- فایل محدودیت کاربر

فایل محدودیت کاربر یا همان UCF فایلی است که در آن می‌توانید محدودیت‌ها را به شکل اصلی خود وارد کنید. این فایل طریقه پیاده‌سازی طراحی را تحت تاثیر قرار می‌دهد و همچنین بر تمام محدودیت‌های محیط‌های دیگر غلبه می‌کند. شکل زیر روند UCF را نشان می‌دهد.



شکل (۴-۵) روند UCF

همان طور که در شکل مشخص شده است، فایل UCF ورودی NGDBuild است.

محدودیت‌های UCF بخشی از فایل NGD می‌شود که توسط NGDBuild تولید شده است. برای FPGAها پاره‌ای از این محدودیت‌ها در زمان نگاشت طراحی توسط MAP استفاده شده و بخشی از آن در فایل PCF^۱ تولید شده توسط MAP نوشته می‌شود. طرز خواندن محدودیت‌ها در UCF به ترتیب نوشتن است و در زمان خواندن هیچ ملاحظه زمانی برای محدودیت‌های متضاد وجود ندارد.

۵-۵-۵ فایل NCF^۲

فایل NCF توسط ابزار سنتز تولید می‌شود. نحوه نوشتن کدها در فایل NCF عینا همانند UCF است.

۵-۶-۵ فایل‌های UCF و NCF

محدودیت‌های طراحی در دو فایل UCF و NCF وجود دارند. Xilinx توصیه می‌کند که هر نوع محدودیتی به جای تعریف شدن در PCF در این دو فایل ایجاد شوند. فایل‌های UCF و NCF نسبت به بزرگ و کوچک بودن حروف حساس هستند. اما کلیدواژه‌های مخصوص محدودیت‌ها مثل Period می‌توانند با حروف بزرگ یا کوچک نوشته شوند. در انتهای هر عبارت علامت (;) مورد نیاز است.

Xilinx توصیه می‌کند که بلوک‌های ا یک محدودیت زمانی را گروه کنید.

^۱ Physical Constraint File

^۲ Netlist Constraint File

برای گذاشتن هر گونه توضیح از علامت (#) استفاده کنید. برای مثال:

```
# file TEST.UCF
# net constraints for TEST design
NET "$SIG_0 MAXDELAY" = 10;
NET "$SIG_1 MAXDELAY" = 12 ns;
```

لازم به ذکر است که هر محدودیتی در هر محیطی که تعریف شده باشد به صورت یکسان به

مدار اعمال می شود. تنها ر صورتی که تضادی بین محدودیت ها باشد NCF به همه محدودیت ها به

جز UCF و UCF به کل محدودیت ها غلبه می کند. اما در صورتی که دو یا چند المان به یک مکان

خاص وصل شده باشند MAP اعلام خطا می کند.

فرم کلی عبارت در UCF به شکل زیر است:

```
{NET|INST|PIN} "full_name" constraint;
```

Full_name نام قسمتی است که محدودیت روی آن تعریف می شود. این نام باید کامل و

همراه با رعایت سلسله مراتب باشد. Constraint هم نشان دهنده محدودیت مورد نظر است.

در فایل UCF می توان چند محدودیت یک نمونه را به صورت زیر هم وصل نمود.

```
INST instanceName constraintName = constraintValue |
constraintName = constraintValue;
```

به عنوان مثال:

```
INST myInst LOC = P53 | IOSTANDARD = LVPECL33 | SLEW = FAST
```

۵-۷- فایل PCF

همان طور که قبلا اشاره کردیم MAP بخشی از محدودیت های را روی طراحی پیاده می کند

و بخش باقی مانده را در فایلی به نام PCF می ریزد. فایل PCF شامل دو بخش است. بخشی که

شامل محدودیت های فیزیکی است که MAP در آن نوشته و بخشی که توسط کاربر وارد می شود.

گفتنی است که در صورت وجود تضاد بین محدودیت‌ها بخش دوم بر بخش اول غلبه می‌کند.

آغاز بخش اول با عبارت SCHEMATIC START شروع و با SCHEMATIC END به

پایان می‌رسد. بنابراین کاربر باید محدودیت‌های خود را بعد SCHEMATIC END وارد نماید.

فایل PCF یک ورودی اختیاری به NetGen، TRACE، FPGA Editor، PAR و

BitGen می‌باشد.

۵-۸- ویراستار محدودیت‌ها^۱

این بخش یک ابزار گرافیکی است که محیط مناسب را برای وارد نمودن محدودیت‌های

زمانی فراهم می‌آورد. از این بخش طی فاز پیاده‌سازی و پس از گام ترجمه استفاده می‌شود. با کمک

این ابزار قادر خواهید بود بدون ایجاد تغییر در UCF محدودیت‌های خود را ایجاد کنید.

بعد از ایجاد محدودیت در این بخش یک بار دیگر باید NGDBuild را اجرا کنید. در این

اجرا Netlist و فایل UCF جدید به عنوان ورودی گرفته شده و NGD جدیدی ساخته می‌شود.

Constraints Editor خود نیازمند فایل‌های UCF و NGD است. از NGD برای فهمیدن نام

المان‌ها استفاده می‌کند.


برای شروع کار با Constraints Editor سه راه پیش رو دارید:

۱- ISE

برای باز کردن Constraints Editor توسط ISE از بخش ابزارها روی عبارت

Constraints Editor کلیک کنید.

^۱ Constraints Editor



شکل (۵-۲) باز کردن Constraints Editor از ISE

۲- باز کردن به صورت ابزار مستقل

۳- خط دستور

برای باز کردن Constraints Editor از خط دستور تنها کافی است در جای مربوطه عبارت

constraints_editor را وارد کنید.

برای باز کردن آن همراه با بالا آمدن فایل NGD دستور زیر را وارد کنید.

constraints_editor ngdfile_name.ngd

و اگر بخواهید فایل UCF هم بالا بیاید:

constraints_editor ngdfile_name.ngd -uc ucf_file_name.ucf

ISE - ۹-۵

ISE دارای محیط‌های مختلفی برای تعریف محدودیت است. برای FPGAها فرآیند

پیاده‌سازی تعیین کننده نحوه ترجمه، نگاشت، جایابی و مسیریابی است که هر قسمت آن قابل کنترل

است. برای CPLDها فرآیند پیاده‌سازی تعیین می‌کند که طرای ب چه صورت ترجمه و گنجانده

شود.

۵-۱۰- PlanAhead

از این ابزار می‌توان قبلو بعد از سنتز استفاده نمود. این محیط اجازه تعریف محدودیت‌هایی

چون تعیین مکان پین‌ها، سایر بخش‌های منطقی و سطح را می‌دهد.

در مورد FPGAها محدودیت‌های مکانی عبارتند از:

- پین‌های I/O و سایر بخش‌های منطقی
- جادادن عمومی
- تخصیص سطح گروه

PlanAhead در بخش‌های مختلفی از طراحی به ورت اتوماتیک اجرا می‌شود تا اجازه تحلیل

طراحی و ایجاد محدودیت‌های مکانی را به ما بدهد. از طریق ISE امکان دسترسی به یک

PlanAhead ساده شده ایجاد می‌شود تا بتوان به گزینه‌های لازم دسترسی داشت. در حالی که ابزار

مستقل PlanAhead دارای گزینه‌های بیشتری می‌باشد.

PlanAhead کاملاً مستقل از ISE کار می‌کند و این دو با هم هم‌زمان نیستند. به همین دلیل

در هنگام اجرای PlanAhead از ویرایش فایل‌ها در ISE خودداری کنید. در واقع PlanAhead

تعدادی فایل از ISE می‌گیرد و پروژه‌ای ایجاد و اجرا می‌کند و در نهایت نتیجه را به ISE به ورت

فایل UCF بر میگرداند.

I/O Pin Planner می‌تواند به صورت مستقل یا از خود ISE باز شود. در پیچه‌های I/O در این

محیط می توانند به صورت دستی یا توسط فایل های HDL تعریف شوند. شما می توانید یک فایل اولیه Pinout تعریف کرده و یک فایل UCF تولید کنید. این فایل هنگام باز کردن I/O Pin Planner از ISE مورد نیاز است. در ورتهی که قبلا فایلی ایجاد نباشد همان وقت یک فایل خالی ایجاد می شود. برای کسب اطلاعات بیشتر در مورد نحوه تخصیص پین ها به راهنمای PlanAhead مراجعه کنید.

۵-۱۱- تنظیم محدودیت ها در PACE

برای CPLD ها می توان محدودیت ها را در PACE تعریف کرد. در این محیط به I/O ها محدودیت مکان و ویژگی های دیگر نظیر استانداردهای مربوطه اختصاص داده می شود.

۵-۱۲- تخصیص پین قبل از اتمام طراحی

این بخش به تخصیص پین قبل از اتمام کامل طراحی می پردازد. برای این کار یک کد HDL با اضافه کردن محدودیت هایی که در PACE یا PlanAhead ایجاد می شود، ساخته می شود. بعضی از طراحی هایی که کاملا توسط کد توصیف نشده اند احتمالا به طرح^۲ هم نیاز دارند.

^۱ Pinout and Area Constraints Editor

^۲ Layout

واژه نامه

A	
Asynchronous	غیرهم زمان
Asynchronous Clock Domain	حوزه ساعت غیرهم زمان
Automatically Related	ارتباط خودکار
B	
C	
Capture	تسخیر
Clock	ساعت
Clock Domain	حوزه ساعت
Clock Uncertainties	نامعلوم بودن ساعت
Clock Skew	انحراف ساعت
Clocking	ساعت زنی
Constraints Editor	ویراستار محدودیت ها
D	
Duty Cycle	چرخه کار

E	
Expression Operators	عملگرهای توصیفی
F	
False	نادرست
G	
H	
Hold Time	زمان نگهداری
I	
Instance	نمونه
J	
K	
L	
Layout	طرح
M	
Manually Related	ارتباط دستی

Maximum Delay	بیشترین تاخیر
Module	واحد
Multi Cycle	چند سیکله
N	
Net Connectivity	اتصال گره
O	
P	
Port	دریچه
Port Connection	ارتباط دریچه
Q	
R	
S	
Setup Time	زمان تنظیم
Synchronous Clock Domain	حوزه ساعت غیرهم زمان
T	
Timing Constraints	محدودیت های زمانی

Timing Ignore	نادیده گرفتن زمانی
Timing Name	نام زمانی
Timing Name Net	گره نام زمانی
Three state buffer	بافر سه حالتی
U	
V	
W	
X	
Y	
Z	