



راهنمای استفاده از نرم افزار ISE

بر اساس نسخه ISE 14.5

PlanAhead



راهنمای پیش رو برای آموزش کار با نرم افزار ISE متعلق به شرکت Xilinx تهیه شده است.

کلیه حقوق این اثر متعلق به گروه ICEEP دانشگاه تهران است. هر گونه تکثیر از این اثر منوط به اجازه‌ی کتبی پدیدآورندگان این راهنما در گروه ICEEP می‌باشد.

روند بازبینی

نسخه ISE	تاریخ	نسخه
۱۴.۵	۹۲.۹.۳۰	۱.۰

www.ICEEP.ir

فهرست

۱۰	فصل ۱: پیشگفتار
۱۲	فصل ۲ PlanAhead
۱۳	۱-۱-۲- آنالیز طراحی و Floorplaning
۱۳	۱-۱-۲- مشاهده منابع دستگاه و نواحی ساعت
۲۱	۲-۱-۲- تشریح ساختار سلسله مراتبی
۲۲	۲-۳-۱-۲- من مایش مشخصات منابع طراحی
۲۳	۴-۱-۲- اجرای DRC
۲۵	۵-۱-۲- آنالیز زمانی
۳۱	۶-۱-۲- تشریح سخت افزار
۳۳	۷-۱-۲- بررسی اتصالات
۳۴	۸-۱-۲- استفاده از محدودیت های جایابی
۴۱	۲-۲- طرح ریزی پایه های I/O
۴۱	۱-۲-۲- ساخن پروژه طرح ریزی پایه های I/O
۴۷	۲-۲-۲- منابع I/O دستگاه
۴۸	۳-۲-۲- تعریف دستگاه سازگار
۴۹	۴-۲-۲- ایجاد محدودیت
۵۰	۵-۲-۲- ایجاد و پیکربندی پایه های I/O
۵۲	۶-۲-۲- وارد کردن لیست I/O
۵۳	۷-۲-۲- خارج نمودن فایل تخصیص پایه های I/O
۵۴	۸-۲-۲- جایابی اتوماتیک پایه های I/O
۵۶	۹-۲-۲- فعال و غیر فعال DRC
۵۷	۱۰-۲-۲- روش های دیگر جایابی پایه های I/O

۵۹DRC ۱۱-۲-۲
۶۱RTL ۱۲-۲-۲
۶۱آنالیز اختلال ۱۳-۲-۲
۶۳واژه‌نامه

www.iceep.ir

فهرست شکل‌ها

۱۴ شکل (۱-۲) صفحه‌ی آغاز PlanAhead
۱۵ شکل (۲-۲) باز کردن فایل پروژه
۱۵ شکل (۳-۲) تعیین نام پروژه در PlanAhead
۱۶ شکل (۴-۲) پنجره‌ی منابع PlanAhead
۱۶ شکل (۵-۲) پنجره‌ی منابع
۱۷ شکل (۶-۲) باز کردن دستگاه
۱۸ شکل (۷-۲) نمایش دستگاه
۱۸ شکل (۸-۲) منابع دستگاه
۱۹ شکل (۹-۲) انتخاب ناحیه‌ی ساعت
۱۹ شکل (۱۰-۲) محتوی منطقی بخش‌ها
۲۰ شکل (۱۱-۲) مشاهده جای منابع در دستگاه
۲۰ شکل (۱۲-۲) مشاهده بانک‌های ورودی و خروجی
۲۱ شکل (۱۳-۲) نقشه‌ی پین
۲۲ شکل (۱۴-۲) جایگاه سلسله مراتبی
۲۲ شکل (۱۵-۲) میزان استفاده از منابع
۲۴ شکل (۱۶-۲) پنجره‌ی اجرای DRC
۲۵ شکل (۱۷-۲) نتایج اجرای DRC

۲۶ شکل (۱۸-۲) نمایش دستگاه CPU
۲۷ شکل (۱۹-۲) اجرای TRCE
۲۸ شکل (۲۰-۲) مشخصات مسیرهای مختلف
۲۸ شکل (۲۱-۲) جزئیات مسیر
۲۹ شکل (۲۲-۲) Timing Constraints
۲۹ شکل (۲۳-۲) مسیر محدودیت TS_sysClk
۳۰ شکل (۲۴-۲) ویرایش محدودیت
۳۰ شکل (۲۵-۲) آیکون تعریف محدودیت
۳۱ شکل (۲۶-۲) پنجره‌ی تعریف محدودیت
۳۲ شکل (۲۷-۲) شماتیک مسیر
۳۲ شکل (۲۸-۲) بلوک‌های انتخاب شده در ساختار سلسله مراتبی
۳۳ شکل (۲۹-۲) نمایش مسیرها روی دستگاه
۳۳ شکل (۳۰-۲) انتخاب گزینه مشاهده اتصالات I/O
۳۴ شکل (۳۱-۲) نمایش اتصالات I/O
۳۴ شکل (۳۲-۲) اتصالات بخش‌های مختلف
۳۵ شکل (۳۳-۲) انتخاب نوع بلوک
۳۵ شکل (۳۴-۲) انتخاب بلوک Block RAM
۳۶ شکل (۳۵-۲) پنجره‌ی (۱) Clear Placement
۳۷ شکل (۳۶-۲) پنجره‌ی (۲) Clear Placement

۳۸.....	شکل (۳۷-۲) پنجره‌ی Clear Placement (۳)
۳۹.....	شکل (۳۸-۲) پنجره‌ی Clear Placement (۴)
۴۰.....	شکل (۳۹-۲) پنجره‌ی Clear Placement (۵)
۴۰.....	شکل (۴۰-۲) نتیجه پاک کردن جایابی
۴۱.....	شکل (۴۱-۲) ساخت پروژه (۱)
۴۲.....	شکل (۴۲-۲) ساخت پروژه (۲)
۴۳.....	شکل (۴۳-۲) ساخت پروژه (۳)
۴۴.....	شکل (۴۴-۲) ساخت پروژه (۴)
۴۵.....	شکل (۴۵-۲) ساخت پروژه (۵)
۴۶.....	شکل (۴۶-۲) ساخت پروژه (۶)
۴۶.....	شکل (۴۷-۲) شمای اولیه پروژه
۴۷.....	شکل (۴۸-۲) انتخاب بانک‌های I/O
۴۸.....	شکل (۴۹-۲) انتخاب دستگاه سازگار
۴۹.....	شکل (۵۰-۲) ایجاد محدودیت
۵۰.....	شکل (۵۱-۲) نتیجه‌ی غیر فعال کردن بانک ۱۴
۵۱.....	شکل (۵۲-۲) پنجره‌ی تعریف I/O
۵۱.....	شکل (۵۳-۲) پنجره‌ی I/O Ports
۵۲.....	شکل (۵۴-۲) پنجره‌ی پیکربندی I/O‌ها
۵۳.....	شکل (۵۵-۲) انتخاب فایل csv

۵۳ شکل (۵۶-۲) لیست پایه های جمع کننده
۵۴ شکل (۵۷-۲) تولید فایل تخصیص پایه
۵۵ شکل (۵۸-۲) پنجره‌ی جایابی اتوماتیک(۱)
۵۶ شکل (۵۹-۲) پنجره‌ی جایابی اتوماتیک(۲)
۵۷ شکل (۶۰-۲) لیست پایه‌ها بعد از جایابی
۵۸ شکل (۶۱-۲) کنترل درستی عملیات تخصیص پایه
۵۹ شکل (۶۲-۲) اختصاص پایه ترتیبی
۶۰ شکل (۶۳-۲) تعیین پایه در ناحیه
۶۱ شکل (۶۴-۲) اجرای DRC
۶۲ شکل (۶۵-۲) حرکت به سمت طراحی RTL
۶۲ شکل (۶۶-۲) آنالیز SSN
۶۲ شکل (۶۷-۲) گزارش آنالیز SSN

پیشگفتار

فصل اول

در گفتارهای راهنمای نصب و راه اندازی سریع از سری راهنمایی های نرم افزار Xilinx ISE Design Suite نحوه کار با این نرم افزار به صورت کلی تبیین شد. در این راهنما به بررسی نرم افزار PlanAhead می پردازیم. این نرم افزار همراه با نصب ISE بر سیستم شما نصب شده است. در اینجا شما با انجام روندی روی یک بلوک ساده روشی برای طراحی کارا در FPGA را خواهید آموخت. توجه داشته باشید در این راهنما تنها بخشی از PlanAhead که مورد استفاده ای ISE است مورد بررسی قرار می گیرد.

بدیهی است گفتار پیش رو برای آن دسته از افرادی که راهنمایی های قبل از این سری را مطالعه کرده اند و یا افرادی که با این نرم افزار آشنایی ابتدایی داشته و خواهان کسب اطلاعات بیشتر در این زمینه هستند، مفید خواهد بود.

فصل دوم

PlanAhead

این فصل شامل دو بخش آنالیز طراحی^۱ و Floorplaning و طرح ریزی^۲ پایه های I/O می باشد که در ادامه به توضیح هر یک می پردازیم.

۱-۲- آنالیز طراحی و Floorplaning

در این بخش سه عملیات عمدۀ انجام می شود:

- طراحی قبل پیاده سازی و ظرفیت های آنالیز
- پیاده سازی شناسایی ویژگی ها
- پیاده سازی نتایج Floorplaning


برای طی روند فوق به صورت قدم به قدم مراحل زیر را انجام خواهیم داد.

۱-۱-۲- مشاهده منابع دستگاه و نواحی ساعت^۳

در ابتدا از مسیر Start > Xilinx Design Tools > ISE Design Suite 14.5 > PlanAhead


< نرم افزار فوق را باز کنید. با انجام این کار پنجره ای مشابه شکل ۱-۲ باز می شود.

Design Analysis^۱
Planning^۲
Clock Region^۳




شکل (۱-۲) صفحه‌ی آغاز PlanAhead

برای اینکه پروژه‌ی خود را باز کنید از گزینه‌ی Open Project استفاده کنید. سپس در پوشه‌ی مربوطه، فایل .xise را انتخاب و باز کنید.




شکل (۲-۲) باز کردن فایل پروژه

در مرحله بعد برای وارد کردن پروژه ISE نامی از شما درخواست می‌گردد. نام مورد نظر را وارد و تایید کنید.




شکل (۳-۲) تعیین نام پروژه در PlanAhead

در نهایت پنجره‌ی اصلی به شکل زیر باز می‌شود.



شکل (۴-۲) پنجره‌ی PlanAhead


بخش اصلی از پنجره‌ی PlanAhead پنجره‌ای به نام منابع دارد به بخش مربوطه رفته و مطمئن شوید فایل `.ucf` پروژه در زیر شاخه‌ی محدودیت‌ها^۱ قرار دارد.



شکل (۵-۲) پنجره‌ی منابع


Constraints^۱

در مرحله‌ی بعد از پنجره‌ی Run Sythesis Flow Navigator ابتدا گزینه Run و در نهایت Open Implemented Design را بزنید. سپس در پنجره‌ی باز شده گزینه‌ی Implementation را بزنید.




شکل (۶-۲) باز کردن دستگاه

پس از انجام عملیات فوق دستگاه به صورت شکل زیر نشان داده می‌شود.



شکل (۷-۲) نمایش دستگاه

با کلیک راست کردن روی دستگاه و انتخاب گزینه‌ی بزرگنمایی^۱ و یا کشیدن مسطیل‌های کوچک روی دستگاه به صورت جزئی می‌توانید منابع آن را مشاهده نمایید.




شکل (۸-۲) منابع دستگاه

هم‌چنین شما می‌توانید روی پنجره‌ی دستگاه نواحی ساعت را هم مشاهده کنید. برای این

Zoom^۱

کار از طریق Window > Clock Region پنجره‌ی مربوط به نواحی ساعت را باز کرده، با انتخاب هر


کدام از نواحی موجود در لیست ناحیه‌ی مربوط به آن، روی دستگاه نشان داده می‌شود.



شکل (۹-۲) انتخاب ناحیه‌ی ساعت

با استفاده از پنجره‌ی Properties به ویژگی‌های هر بخش دست می‌یابید.


با وارد شدن به برگه‌ی Statistics می‌توانید از محتوی منطقی هر بخش اطلاع حاصل کنید.



شکل (۱۰-۲) محتوی منطقی بخش‌ها


با وارد شدن به برگهی Resources جای هر کدام از BUFRها و IDELAYCTRL را

مشاهده می کنید.




شکل (۱۱-۲) مشاهده جای منابع در دستگاه

با انتخاب برگهی I/O Banks بانک ورودی و خروجی آن ناحیه را مشاهده می کنید.



شکل (۱۲-۲) مشاهده بانک های ورودی و خروجی

از مسیر Layout > I/O Planing می توانید طرح نقشه‌ی پین دستگاه را مشاهده کنید.




شکل (۱۳-۲) نقشه‌ی پین

با انتخاب Windows > Default Layout به حالت قبل باز می‌گردید.

۲-۱-۲ - تشریح ساختار سلسله مراتبی


در حالت نمایش دستگاه به صورت پیش‌فرض، در پنجره‌ی Netlist روی برگه‌ی Netlist رفته و در بخش Primitives روی هر کدام از عبارت‌ها رفته و با راست کلیک روی آن گزینه‌ی Show Hierarrchy را انتخاب کنید. در نهایت جایگاه آن عبارت را به صورت سلسله مراتبی مشاهده خواهید کرد.



شکل (۱۴-۲) جایگاه سلسله مراتبی

۳-۱-۲ - نمایش مشخصات منابع طراحی

برای مشاهده میزان استفاده از منابع، مسیر Flow Navigator > Implementatin > Implemented Design > Report Utilization را بروید. با این کار میزان استفاده از هر منبع نشان داده خواهد شد.



شکل (۱۵-۲) میزان استفاده از منابع


برای دست یابی به جزئیات بیشتر در مورد منابع از Window > Physical Constraints اقدام

کنید. روی عبارت Root کلیک کنید و در پنجره‌ی Properties روی برگه‌ی Statistics بروید و لیست منابع را به صورت جزئی بررسی کنید.

۴-۱-۲ - اجرای DRC^۱


Xilinx به طراحان توصیه می‌کند قبل از پیاده‌سازی، یک بار DRC را اجرا کنند تا مسایل معمول در پیاده‌سازی بررسی شود. برای این کار از مسیر Tools > Report DRC پنجره مربوطه را باز نموده و تایید را بزنید.

Design Rule Check^۱



شکل (۱۶-۲) پنجره‌ی اجرای DRC

با اجرای این بخش در بخش Workspace نتایج نشان داده می‌شود.



شکل (۱۷-۲) نتایج اجرای DRC

۵-۱-۲ - آنالیز زمانی

قبل از پیاده سازی بهتر است طراحی از نظر ارضاي محدودیت های زمانی مورد بررسی قرار گیرد تا این که طراح از تمام تاخیر های واقعی که در سخت افزار قرار گرفته بر روی FPGA وجود دارد، آگاهی یابد.

از آنجا که ما در فایل ucf جمع کننده محدودیت زمانی به صورت دستی ایجاد نکردیم^۱ ممکن است بعضی از امکانات این قسمت برای آن قابل استفاده نباشد. بنابراین از یک پروژه‌ی آماده که همراه نصب PlanAhead ایجاد شده است استفاده می‌کنیم. برای این کار در صفحه آغازین


به جای استفاده از آیکون Open Example Project از آیکون PlanAhead CPU(Synthesized) را باز کنید و چون پروژه قابل ویرایش نیست آن را با نام دلخواه در محل

^۱ آموزش نحوه ایجاد این محدودیت در راهنمای آینده خواهد آمد.

مناسبی ذخیره کنید.


در پنجره‌ی باز شده از Implementation گزینه‌ی Flow Nevigator را بزنید. پس از این

مرحله دستگاه به صورت زیر به شما نشان داده می‌شود.



شکل (۱۸-۲) نمایش دستگاه CPU

در این حالت مسیر Tools > Timing > Run TRCE را بزنید و یا از گزینه‌ی Run TRCE را انتخاب کنید. در ادامه پنجره‌ی زیر باز خواهد شد.




شکل (۱۹-۲) اجرای TRCE

از گزینه‌های موجود هر کدام گزارش را به شکل خاصی تولید می‌کنند. از بین آنها -tsi- را انتخاب کنید که در آن مشخص می‌شود از میان چند محدودیت زمانی کدام یک نسبت به بقیه در اولویت است.


پس از اجرای TRCE پنجره‌ی Timing در پایین باز می‌شود که مسیرهای مختلف و میزان

تاخیر و سایر جزئیات هر یک نشان داده شده است.




شکل (۲۰-۲) مشخصات مسیرهای مختلف

به دلخواه یکی از مسیرها را انتخاب و جزئیات بیشتری از آن را بررسی کنید.




شکل (۲۱-۲) جزئیات مسیر

در این حالت از پنجره‌ی Window گزینه‌ی Timing Constraints را انتخاب کنید و یا از Flow Navigator روی Edit Timing Constraints کلیک کنید. پنجره‌ای به شکل زیر نشان داده خواهد شد.




شکل (۲۲-۲) Timing Constraints

از طریق مسیر Clk period > Timespec period TS_sysClk را باز نموده و مقدار آن را از ۱۰ نانو ثانیه به ۱۱ تغییر دهید.



شکل (۲۳-۲) مسیر محدودیت TS_sysClk




شکل (۲۴-۲) ویرایش محدودیت

در بعضی موارد لازم است تا محدودیت جدید تعریف شود برای این کار روی آیکون به شکل زیر کلیک کنید تا پنجره مربوز به تعریف محدودیت باز شود.



شکل (۲۵-۲) آیکون تعریف محدودیت



شکل (۲۶-۲) پنجره‌ی تعریف محدودیت


در این پنجره محدودیت جدید را تعریف و تایید کنید.

بعد از هر گونه ویرایشی باید TRCE را دوباره اجرا کنید. در تهایت می‌توانید آثار تغییرات خود را مشاهده کنید.

۶-۱-۲- تشریح سخت‌افزار


مسیرهایی که در بخش قبل به تاخیر آن‌ها اشاره شد، هر کدام مسیری از سخت‌افزار واقعی مدار هستند. برای مشاهده جایگاه این مسیرها روی آن کلیک راست کرده و عبارت Schematic را

برگزینید.




شکل (۲۷-۲) شماتیک مسیر

روی پنجره‌ی شماتیک کلیک راست کرده و Select Primitive Parents را انتخاب کنید. در پنجره‌ی Netlist چند واحد انتخاب می‌شود. با زدن F6 ساختار سلسله مراتبی نمایش داده می‌شود. در این نوع نمایش هم بلوک‌های انتخاب شده در Netlist انتخاب شده‌اند.



شکل (۲۸-۲) بلوک‌های انتخاب شده در ساختار سلسله مراتبی

در نهایت روی نمایش دستگاه آمده و یکی از مسیرها را انتخاب کنید. این مسیر روی دستگاه نیز نمایش داده خواهد شد.




شکل (۲۹-۲) نمایش مسیرها روی دستگاه

۷-۱-۲- بررسی اتصالات

در این بخش به بررسی اتصالات در دستگاه خواهیم پرداخت. برای مشاهده اتصالات I/O گزینه‌ی به شکل زیر را برگزینید.




شکل (۳۰-۲) انتخاب گزینه مشاهده اتصالات I/O



شکل (۳۱-۲) نمایش اتصلات I/O

در پنجره‌ی Netlist هر کدام از شاخه‌ها را می‌توانید انتخاب کنید و با کلیک راست کردن و انتخاب گزینه‌ی Show Connectivity اتصالات مربوط به آن را روی دستگاه مشاهده کنید.




شکل (۳۲-۲) اتصالات بخش‌های مختلف

۸-۱-۲- استفاده از محدودیت‌های جایابی


در این بخش با طرز یافتن و پاک کردن جایابی که توسط عملیات مسیریابی و جایابی صورت می‌گیرد آشنا می‌شوید.

برای یافتن یک بلوک از Edit > Find وارد شوید و نوع بلوک را انتخاب کنید.



شکل (۳۳-۲) انتخاب نوع بلوک

سپس در پایین صفحه هر بلوک را انتخاب و جای آن در دستگاه را مشاهده کنید.




شکل (۳۴-۲) انتخاب بلوک Block RAM

حال شما می‌توانید محدودیت‌های جایابی که توسط ISE ایجاد شده است را پاک کنید برای


این کار از طریق Tools > Floorplaning > Clear Placement وارد شوید. گزینه‌ی Instance

را انتخاب و به مرحله‌ی بعد بروید.




شکل (۳۵-۲) پنجره‌ی Clear Placement (۱)

عبارةت Unplace all instances را انتخاب و به بعدی بروید.




شکل (۳۶-۲) پنجره‌ی Clear Placement

عبارت Default را بزنید و به بعدی بروید.




شکل (۳۷-۲) پنجره‌ی Clear Placement

گزینه‌ی Keep 12 fixed instances را انتخاب و به بعدی بروید.




شکل (۳۸-۲) پنجره‌ی Clear Placement

پس از بررسی خلاصه گزینه‌ی اتمام را بزنید.



شکل (۳۹-۲) پنجرهی Clear Placement

در نهایت نتیجه به صورت زیر درمی‌آید.




شکل (۴۰-۲) نتیجه پاک کردن جایابی

۱-۲-۲- طرح ریزی پایه های I/O^۱

در این قسمت نحوه اختصاص پایه به دستگاه را مورد بررسی قرار خواهیم داد.


۱-۲-۱- ساخت پروژه طرح ریزی پایه های I/O

در ابتدا از مسیر File > New Project پنجره مربوط را باز کنید.




شکل (۱-۲) ساخت پروژه (۱)

گزینه‌ی بعدی را انتخاب کنید. در پنجره‌ی بعدی نام و مسیر پروژه را وارد کنید.




شکل (۴۲-۲) ساخت پروژه (۲)

سپس عبارت I/O Planing Project را برگزینید.




شکل (۴۳-۲) ساخت پروژه (۳)

در مرحله‌ی بعدی می‌توانید یک فایل ucf و یا csv به پروژه اضافه کنید.




شکل (۴۴-۲) ساخت پروژه (۴)

سپس دستگاه مقصد را انتخاب کنید. البته این دستگاه قابل تغییر است.




شکل (۴۵-۲) ساخت پروژه (۵)

پس از بررسی خلاصه‌ی پروژه گزینه‌ی اتمام را بزنید.



شکل (۴۶-۲) ساخت پروژه(۶)

در نهایت شما زیر مشاهده می شود.




شکل (۴۷-۲) شما اولیه پروژه

۲-۲-۲ - منابع I/O دستگاه

در PlanAhead نمایهای مختلفی وجود دارد که به کمک آنها می‌توانید I/O‌ها و سایر ساخت افزار مربوط به طراحی خود را مشاهده کنید.

در این قسمت به بررسی نمایش جایگاه بانک‌های I/O می‌پردازیم. برای این کار در پنجره‌ی Package Pins روی یکی از بانک‌ها کلیک کنید و جای آن را در دستگاه در برگه‌ی مشاهده Package Pins مشاهده کنید.



شکل (۴۸-۲) انتخاب بانک‌های I/O

سپس روی برگه‌ی Device بروید تا جای بانک منتخب را روی Die مشاهده کنید.

مشاهده‌ی جایگاه بانک‌ها در برگه‌های مختلف در فرآیند تخصیص پایه بسیار مفید خواهد بود. در پنجره‌ی Package Pins نیز با باز کردن هر کدام از بانک‌ها لیست تمام پایه‌های آن بانک، همراه با


اطلاعات جزئی راجع به هر پایه را مشاهده خواهید کرد.

۳-۲-۲ - تعریف دستگاه سازگار

ممکن است شما بخواهید در هنگام انجام پروژه دستگاه هدف خود را تغییر دهید.

این امکان را به شما می دهد که دستگاه های سازگار با دستگاه فعلی را تعریف و در زمان مورد نیاز دستگاه هدف را به یکی از دستگاه های سازگار تعریف شده تغییر بدهید. البته این امکان تنها در دستگاه های Spartan-5.Virtex-6.Virtex-5 وجود دارد.


برای فعال سازی این امکان شما باید محدودیتی در O/Iها ایجاد کنید تا در صورت تغییر دستگاه مطمئن باشید که از پایه های مشترک در آن دستگاه ها استفاده کرده اید. برای این کار مسیر Tools > I/O Planing > Set Part Compatibility بزنید.




شکل (۴۹-۲) انتخاب دستگاه سازگار

۴-۲-۲ - ایجاد محدودیت

شما می توانید به صورتی دستی یک یا چند پایه و یا یک بانک را غیر فعال کنید برای این کار با انتخاب پایه و یا بانک مربوطه از پنجره‌ی Package Pins روی آن یا پنجه‌ی Pin راست کلیک کرده و عبارت Set prohibit را انتخاب کنید.




شکل (۵۰-۲) ایجاد محدودیت



شکل (۵۱-۲) نتیجه‌ی غیر فعال کردن بانک ۱۴

۲-۵-۲-۲- ایجاد و پیکربندی پایه‌های I/O

از مسیر Window > I/O Ports پنجره‌ی I/O Ports را باز کرده و با راست کلیک کردن روی آن عبارت Create I/O Ports را بزنید.



شکل (۵۲-۲) پنجره‌ی تعریف I/O


گزینه‌های پنجره را مطابق شکل انتخاب و تایید کنید. درنهایت لیست I/O‌های تعریف شده وارد پنجره‌ی I/O می‌شود.

Name	Direction	Neg Diff Pair	Site	Fixed	Bank	I/O Std	Vcc0	Vref	Drive Str...	Slew Type	Pull Ty
All ports (32)											
mybus (32)	Input					LVCMOS25	2.500				
mybus[0]	Input					LVCMOS25	2.500				
mybus[1]	Input					LVCMOS25	2.500				
mybus[2]	Input					LVCMOS25	2.500				
mybus[3]	Input					LVCMOS25	2.500				
mybus[4]	Input					LVCMOS25	2.500				
mybus[5]	Input					LVCMOS25	2.500				
mybus[6]	Input					LVCMOS25	2.500				
mybus[7]	Input					LVCMOS25	2.500				
mybus[8]	Input					LVCMOS25	2.500				

شکل (۵۳-۲) پنجره‌ی I/O Ports

برای پیکربندی I/O‌های ایجاد شده دوباره راست کلیک کرده و عبارت Configure I/O

Ports را انتخاب کنید. با انجام این عمل پنجره زیر باز می‌شود که می‌توانید گزینه‌های موجود در آن را تغییر دهید.




شکل (۵۴-۲) پنجره‌ی پیکربندی I/Oها

با انجام Edit > Undo تمام پورته‌ای ایجاد شده را از بین ببرید.

۶-۲-۲ - وارد کردن لیست I/O

در یک پروژه‌ی I/O می‌توان انواع فایل‌هایی که دارای لیست پایه هستند به پروژه اضافه کرد.

این فایل‌ها فایل ucf و یا csv است. در اینجا می‌خواهیم فایل csv پروژه‌ی جمع‌کننده را وارد این پروژه کنیم برای این کار در Flow Navigator روی Import I/O Ports کلیک کرده و در پنجره‌ی باز شده فایل ucf را انتخاب و فایل جمع‌کننده را انتخاب کنید.



شکل (۵۵-۲) انتخاب فایل csv

پس از انجام این عمل در پنجره I/O Ports لیست پایه های فایل اضافه شده را مشاهده خواهید کرد.


Name	Direction	Neg Diff Pair	Site	Fixed	Bank	I/O Std	Vcco	Vref	Drive Stre...	Slew Type	Pull Type
All ports (5)											
Scalar ports (5)											
A	Input					LVCMS25	2.500				
B	Input					LVCMS25	2.500				
Cin	Input					LVCMS25	2.500				
Cout	Output					LVCMS25	2.500		12 SLOW		
S	Output					LVCMS25	2.500		12 SLOW		

شکل (۵۶-۲) لیست پایه های جمع کننده

۷-۲-۲- خارج نمودن فایل تخصیص پایه های I/O

فایل تخصیص پایه می تواند با پسوند ucf، csv و یا با فرمت VHDL و Verilog تولید شود.

برای تولید این فایل در Flow Navigator روی گزینه Export I/O Ports بروید. در این حالت در پنجره باز شده نوع فایل و نام و مسیر مربوط به ذخیره را انتخاب و تایید کنید.



شکل (۵۷-۲) تولید فایل تخصیص پایه


۲-۸-۲- جایابی اتوماتیک پایه های I/O

راههای گوناگونی برای انجام عملیات جایابی به کاربر معرفی می‌کند. یکی از این راهها جایابی اتوماتیک است که در آن خود نرم افزار عملیات جایابی را با وفادار ماندن به قوانین بانک‌های I/O انجام می‌دهد. برای استفاده از این نوع جایابی روی پنجره‌ی I/O Ports راست کلیک کرده و عبارت Auto-Place I/O Ports را انتخاب کیند. با این کار پنجره‌ای مانند شکل زیر باز می‌شود.



شکل (۲-۵۸) پنجره‌ی جایابی اتوماتیک (۱)

بدون هیچ اقدامی بعدی را بزنید. در پنجره‌ی بعدی بعد از کترل خلاصه اتمام را بزنید.



شکل (۵۹-۲) پنجره‌ی جایابی اتوماتیک(۲)

در نهایت عملیات جایابی انجام گرفته و لیست پایه‌ها در I/O Ports به شکل زیر در می‌آید.


Name	Direction	Neg Diff Pair	Site	Fixed	Bank	I/O Std	Vcco	Vref	Drive Stre...	Slew Type	Pull Type
All ports (5)											
Scalar ports (5)											
A	Input		T22	<input checked="" type="checkbox"/>		14 LVCMOS25	2.500				NONE
B	Input		T21	<input checked="" type="checkbox"/>		14 LVCMOS25	2.500				NONE
Cin	Input		R23	<input checked="" type="checkbox"/>		14 LVCMOS25	2.500				NONE
Cout	Output		R22	<input checked="" type="checkbox"/>		14 LVCMOS25	2.500		12 SLOW		NONE
S	Output		U21	<input checked="" type="checkbox"/>		14 LVCMOS25	2.500		12 SLOW		NONE

شکل (۶۰-۲) لیست پایه‌ها بعد از جایابی

۹-۲-۲-۲ - فعال و غیر فعال DRC

امکان چک کردن درستی عملیات تخصیص پایه را دارد. برای این کار از منوی

را Automatically Enforce Legal I/O .General Tools >Options برگه‌ی را انتخاب کرده و در تیک بزنید.



شکل (۶۱-۲) کنترل درستی عملیات تخصیص پایه

۱۰-۲-۲- روشهای دیگر جایابی پایه‌های I/O


برای کنترل بیشتر عملیات جایابی، میتوان جایابی اتوماتیک را رها کرده و به گزینه‌های

دیگری مراجعه کنید که در ادامه به بررسی آن‌هامی پردازیم:

- جایابی پی در پی^۱

¹ Sequentially

برای این نوع جایابی روی یک یا چند پایه، به پنجره‌ی I/O Ports بروید و انتخابشان کنید و با راست کلیک کردن روی آنها گزینه‌ی Place I/O Ports Sequentially را انتخاب کنید. سپس روی پایه‌ی مورد نظرتان در پنجره‌ی Package رفته و روی آن کلیک کنید اگر چند پایه را انتخاب کرده اید این عملیات انتخاب پایه تا تخصیص پایه به آخرین پایه ادامه می‌یابد.




شکل (۶۲-۲) اختصاص پایه ترتیبی

• جایابی در بانک‌های I/O

برای جایابی پایه‌ها در بانک‌های I/O مانند حالت قبل عمل می‌کیم اما در مرحله راست کلیک روی پایه برای این قسمت گزینه‌ی Place I/O Ports in an I/O Bank را انتخاب می‌کنیم. در این حالت با توجه به تعداد پایه منتخب چند پایه همراه موس روی Package حرکت کرده تا اینکه جای آن را در بانک مخصوصی تعیین نماییم. در این حالت با رفتن روی هر بانک شماره‌ی آن نشان داده می‌شود و تعداد پایه‌های قابل جایابی در آن مشخص می‌شود.

- جایابی ناحیه‌ای

در این حالت هم مانند حالت قبل پایه را انتخاب و با راست کلیک کردن روی آن Place I/O Ports in an I/O Bank را انتخاب کنید. خواهید دید که موس به شکل به علاوه در می‌آید تا شما ناحیه‌ای که می‌خواهید پایه‌ها در آن باشد را تعیین کنید.




شکل (۶۳-۲) تعیین پایه در ناحیه

در هر کدام از حالت‌های چایابی در بانک یا ناحیه اگر بخش انتخاب شده دارای تعداد پایه کمتری نسبت به تعداد انتخاب شده باشد، نرم‌افزار به شما اجازه می‌دهد که بانک یا ناحیه دیگری را برای جایابی پایه‌های اضافی انتخاب کنید.

۱۱-۲-۲ DRC اجرای

پس از انجام عملیات چایابی برای اجرای DRC، Tools > DRC Report را بزنید یا از

را انتخاب کنید. DRC Report .Flow Navigator




شکل (۶۴-۲) اجرای DRC

برای گزارش نام انتخاب کرده و تایید کنید.

در نهایت اگر با پیام No violations found مواجه شدید به این معنی است که خطای وجود ندارد در غیر این صورت خطاهای در پایین صفحه به شما نشان داده خواهد شد.

۱۲-۲- RTL حرکت به سمت طراحی

یک پروژه‌ی I/O Planing می‌تواند نقطه‌ی آغازی برای ایجاد یک پروژه‌ی RTL باشد. زمانی که در I/O Planing عملیات جایابی انجام شد، می‌توان نتایج را به یک پروژه‌ی RTL انتقال داد. برای این که نتیجه به صورت یک فایل Verilog یا VHDL ذخیره شود، روند File > Migrate را انتخاب کنید و در پنجره‌ی باز شده محل و نوع فایل خروجی را انتخاب نمایید.



شکل (۶۵-۲) RTL حرکت به سمت طراحی

۱۳-۲- آنالیز اختلال^۱

امکان آنالیز اختلالات را در دستگاه‌های مختلف فراهم کرده است. برای استفاده از این امکان روند Tools > Report Noise را طی کرده و یا از Report Noise Flow Navigator را انتخاب کنید. در این حالت بسته به نوع دستگاه آنالیز^۲ SSN و یا^۳ SSO انجام می‌گیرد.

Noise^۱


Simultaneous Switching Noise^۲

- آنالیز SSN

این نوع آنالیز در دستگاههای Artix™-7, Kintex™-7, Virtex-7, Virtex-6, Spartan-6

انجام می‌شود و محاسباتی روی خرابی یک خروجی، هنگام Switch کردن همزمان خروجی‌های دیگر انجام می‌دهد.

پنجره‌ی آنالیز SSN به شکل زیر است:



شکل (۶۶-۲) آنالیز SSN

در قسمت Export to file نام و نوع فایل خروجی را انتخاب و تایید کنید. پس از انجام این عملیات، گزارش این آنالیز در پایین صفحه قابل دستیابی است.

Name	Port	I/O Std	Vcco	Slew	Drive Strength	Phase	Noise (V)		Margin (V)				Result	Notes
							Contributed		Bank Total	Available	Remaining	Remaining %		
I/O Bank: 15	(Standard) (0)												PASS	No output ports assigned to bank
I/O Bank: 16	(Standard) (0)												PASS	No output ports assigned to bank
I/O Bank: 24	(Standard) (0)												PASS	No output ports assigned to bank
I/O Bank: 25	(Standard) (0)												PASS	No output ports assigned to bank
I/O Bank: 26	(Standard) (0)												PASS	No output ports assigned to bank
I/O Bank: 34	(Standard) (0)												PASS	No output ports assigned to bank
I/O Bank: 35	(Standard) (0)												PASS	No output ports assigned to bank
I/O Bank: 36	(Standard) (0)												PASS	No output ports assigned to bank
I/O Bank: 23	(Dedicated) (0)												PASS	No output ports assigned to bank

شکل (۶۷-۲) گزارش آنالیز SSN

Simultaneous Switching Output

- آنالیز^۱ WASSO

این نوع آنالیز برای چک کردن اعتبار تمامیت علائم^۲ استفاده می‌شود و در دستگاه‌های SSN Artix-7 و Kintex-7 ، Virtex-7 ، Virtex-6 ، Spartan-6 نشان می‌دهد. برای انجام این آنالیز روندی مشابه آنالیز SSN انجام می‌شود. دقت کنید که نوع این آنالیزها بسته به دستگاه می‌باشد.

Weighted Average Simultaneous Switching Output^۱
Signal Integrity^۲

واژه‌نامه

A	
Automatic	اتوماتیک، خودکار
B	
Breakpoint	نقطه‌ی انفصال
C	
Clock Region	ناحیه‌ی ساعت
Constraint	محدودیت
Core Generator	تولیدکننده‌ی هسته
D	
Debugging	اشکال‌زدایی
Design Analysis	آنالیز طراحی
Design Rule Check	بررسی قوانین طراحی
Drag and Drop	کشیدن و انداختن
Dynamic	پویا
E	
F	
Full View	دید کامل

G	
Generate	تولید کردن
H	
Hardare Design Level	طراحی در سطح سخت افزار
I	
I/O Pin Planing	طرح ریزی پایه های I/O
Information	اطلاعات
J	
K	
L	
M	
Manual	دستی
Marker	نشانگذار
Math Functions	توابع ریاضی
N	
Noise	اختلال

O	
Objects	اشیا
P	
Part Selection	انتخاب بخش
Planning	طرح ریزی
Q	
R	
Restart	شروع دوباره
S	
Sequentially	به در پی
Signal Integrity	تمامیت علائم
Simultaneous Switching Noise	اختلال ناشی از تغییر همزمان
Simultaneous Switching Output	خروجی تغییر همزمان
Spreadsheet	صفحه‌ی گسترده
Static	ایستا
Sub-Module	زیر واحد
Subtractor	تفریق کننده

T	
Tab	برگ
Toolbar	منوی اصلی
U	
V	
W	
Weighted Average Simultaneous Switching Output	میانگین وزن دار خروجی تغییر همزمان
X	
Y	
Z	
Zoom	بزرگنمایی