



راهنمای استفاده از نرم افزار ISE

بر اساس نسخه ISE 14.5

PlanAhead





راهنمای پیش‌رو برای آموزش کار با نرم‌افزار ISE متعلق به شرکت Xilinx تهیه شده است.
کلیه حقوق این اثر متعلق به گروه ICEEP دانشگاه تهران است. هر گونه تکثیر از این اثر منوط به
اجازه‌ی کتبی پدیدآورندگان این راهنما در گروه ICEEP می‌باشد.

WWW.ICEEP.TU

رند بازبینی

| نسخه | تاریخ | نسخه ISE |
|------|---------|----------|
| ۱.۰ | ۹۲.۹.۳۰ | ۱۴.۵ |

www.ICEEP.ir

فهرست

| | |
|--|----|
| فصل ۱: پیشگفتار..... | ۱۰ |
| فصل ۲: PlanAhead..... | ۱۲ |
| ۱-۲- آنالیز طراحی و Floorplaning..... | ۱۳ |
| ۱-۲-۱- مشاهده‌ی منابع دستگاه و نواحی ساعت..... | ۱۳ |
| ۱-۲-۲- تشریح ساختار سلسله مراتبی..... | ۲۱ |
| ۱-۲-۳- نمایش مشخصات منابع طراحی..... | ۲۲ |
| ۱-۲-۴- اجرای DRC..... | ۲۳ |
| ۱-۲-۵- آنالیز زمانی..... | ۲۵ |
| ۱-۲-۶- تشریح سخت‌افزار..... | ۳۱ |
| ۱-۲-۷- بررسی اتصالات..... | ۳۳ |
| ۱-۲-۸- استفاده از محدودیت‌های جایابی..... | ۳۴ |
| ۲-۲- طرح‌ریزی پایه‌های I/O..... | ۴۱ |
| ۲-۲-۱- ساختن پروژهی طرح‌ریزی پایه‌های I/O..... | ۴۱ |
| ۲-۲-۲- منابع I/O دستگاه..... | ۴۷ |
| ۲-۲-۳- تعریف دستگاه سازگار..... | ۴۸ |
| ۲-۲-۴- ایجاد محدودیت..... | ۴۹ |
| ۲-۲-۵- ایجاد و پیکربندی پایه‌های I/O..... | ۵۰ |
| ۲-۲-۶- وارد کردن لیست I/O..... | ۵۲ |
| ۲-۲-۷- خارج نمودن فایل تخصیص پایه‌های I/O..... | ۵۳ |
| ۲-۲-۸- جایابی اتوماتیک پایه‌های I/O..... | ۵۴ |
| ۲-۲-۹- فعال و غیر فعال DRC..... | ۵۶ |
| ۲-۲-۱۰- روش‌های دیگر جایابی پایه‌های I/O..... | ۵۷ |

| | |
|---------|-----------------------------------|
| ۵۹..... | DRC اجرای۱۱-۲-۲ |
| ۶۱..... | RTL حرکت به سمت طراحی۱۲-۲-۲ |
| ۶۱..... | آنالیز اختلال.....۱۳-۲-۲ |
| ۶۳..... | واژه نامه..... |

www.ICEEP.ir

فهرست شکل ها

| | |
|----|--|
| ۱۴ | شکل (۱-۲) صفحه‌ی آغاز PlanAhead |
| ۱۵ | شکل (۲-۲) باز کردن فایل پروژه |
| ۱۵ | شکل (۳-۲) تعیین نام پروژه در PlanAhead |
| ۱۶ | شکل (۴-۲) پنجره‌ی PlanAhead |
| ۱۶ | شکل (۵-۲) پنجره‌ی منابع |
| ۱۷ | شکل (۶-۲) باز کردن دستگاه |
| ۱۸ | شکل (۷-۲) نمایش دستگاه |
| ۱۸ | شکل (۸-۲) منابع دستگاه |
| ۱۹ | شکل (۹-۲) انتخاب ناحیه‌ی ساعت |
| ۱۹ | شکل (۱۰-۲) محتوی منطقی بخش‌ها |
| ۲۰ | شکل (۱۱-۲) مشاهده جای منابع در دستگاه |
| ۲۰ | شکل (۱۲-۲) مشاهده‌ی بانک‌های ورودی و خروجی |
| ۲۱ | شکل (۱۳-۲) نقشه‌ی بین |
| ۲۲ | شکل (۱۴-۲) جایگاه سلسله مراتبی |
| ۲۲ | شکل (۱۵-۲) میزان استفاده از منابع |
| ۲۴ | شکل (۱۶-۲) پنجره‌ی اجرای DRC |
| ۲۵ | شکل (۱۷-۲) نتایج اجرای DRC |

| | |
|----|---|
| ۲۶ | شکل (۱۸-۲) نمایش دستگاه CPU |
| ۲۷ | شکل (۱۹-۲) اجرای TRCE |
| ۲۸ | شکل (۲۰-۲) مشخصات مسیرهای مختلف |
| ۲۸ | شکل (۲۱-۲) جزئیات مسیر |
| ۲۹ | شکل (۲۲-۲) Timing Constraints |
| ۲۹ | شکل (۲۳-۲) مسیر محدودیت TS_sysClk |
| ۳۰ | شکل (۲۴-۲) ویرایش محدودیت |
| ۳۰ | شکل (۲۵-۲) آیگون تعریف محدودیت |
| ۳۱ | شکل (۲۶-۲) پنجره‌ی تعریف محدودیت |
| ۳۲ | شکل (۲۷-۲) شماتیک مسیر |
| ۳۲ | شکل (۲۸-۲) بلوک‌های انتخاب شده در ساختار سلسله مراتبی |
| ۳۳ | شکل (۲۹-۲) نمایش مسیرها روی دستگاه |
| ۳۳ | شکل (۳۰-۲) انتخاب گزینه مشاهده اتصالات I/O |
| ۳۴ | شکل (۳۱-۲) نمایش اتصالات I/O |
| ۳۴ | شکل (۳۲-۲) اتصالات بخش‌های مختلف |
| ۳۵ | شکل (۳۳-۲) انتخاب نوع بلوک |
| ۳۵ | شکل (۳۴-۲) انتخاب بلوک Block RAM |
| ۳۶ | شکل (۳۵-۲) پنجره‌ی Clear Placement (۱) |
| ۳۷ | شکل (۳۶-۲) پنجره‌ی Clear Placement (۲) |

- ۳۸ شکل (۳۷-۲) پنجره ی Clear Placement (۳).....
- ۳۹ شکل (۳۸-۲) پنجره ی Clear Placement (۴).....
- ۴۰ شکل (۳۹-۲) پنجره ی Clear Placement (۵).....
- ۴۰ شکل (۴۰-۲) نتیجه پاک کردن جایابی.....
- ۴۱ شکل (۴۱-۲) ساخت پروژه (۱).....
- ۴۲ شکل (۴۲-۲) ساخت پروژه (۲).....
- ۴۳ شکل (۴۳-۲) ساخت پروژه (۳).....
- ۴۴ شکل (۴۴-۲) ساخت پروژه (۴).....
- ۴۵ شکل (۴۵-۲) ساخت پروژه (۵).....
- ۴۶ شکل (۴۶-۲) ساخت پروژه (۶).....
- ۴۶ شکل (۴۷-۲) شمای اولیه پروژه.....
- ۴۷ شکل (۴۸-۲) انتخاب بانک های I/O.....
- ۴۸ شکل (۴۹-۲) انتخاب دستگاه سازگار.....
- ۴۹ شکل (۵۰-۲) ایجاد محدودیت.....
- ۵۰ شکل (۵۱-۲) نتیجه ی غیر فعال کردن بانک ۱۴.....
- ۵۱ شکل (۵۲-۲) پنجره ی تعریف I/O.....
- ۵۱ شکل (۵۳-۲) پنجره ی I/O Ports.....
- ۵۲ شکل (۵۴-۲) پنجره ی پیکربندی I/Oها.....
- ۵۳ شکل (۵۵-۲) انتخاب فایل csv.....

- ۵۳..... شکل (۵۶-۲) لیست پایه‌های جمع‌کننده.....
- ۵۴..... شکل (۵۷-۲) تولید فایل تخصیص پایه.....
- ۵۵..... شکل (۵۸-۲) پنجره‌ی جایابی اتوماتیک(۱).....
- ۵۶..... شکل (۵۹-۲) پنجره‌ی جایابی اتوماتیک(۲).....
- ۵۶..... شکل (۶۰-۲) لیست پایه‌ها بعد از جایابی.....
- ۵۷..... شکل (۶۱-۲) کنترل درستی عملیات تخصیص پایه.....
- ۵۸..... شکل (۶۲-۲) اختصاص پایه ترتیبی.....
- ۵۹..... شکل (۶۳-۲) تعیین پایه در ناحیه.....
- ۶۰..... شکل (۶۴-۲) اجرای DRC.....
- ۶۱..... شکل (۶۵-۲) حرکت به سمت طراحی RTL.....
- ۶۲..... شکل (۶۶-۲) آنالیز SSN.....
- ۶۲..... شکل (۶۷-۲) گزارش آنالیز SSN.....

فصل اول

پیشگفتار

در گفتارهای راهنمای نصب و راه اندازی سریع از سری راهنماهای نرم افزار Xilinx ISE Design Suite نحوه ی کار با این نرم افزار به صورت کلی تبیین شد. در این راهنما به بررسی نرم افزار PlanAhead می پردازیم. این نرم افزار همراه با نصب ISE بر سیستم شما نصب شده است. در اینجا شما با انجام روندی روی یک بلوک ساده روشی برای طراحی کارا در FPGA را خواهید آموخت. توجه داشته باشید در این راهنما تنها بخشی از PlanAhead که مورد استفاده ی ISE است مورد بررسی قرار می گیرد.

بدیهی است گفتار پیش رو برای آن دسته از افرادی که راهنماهای قبل از این سری را مطالعه کرده اند و یا افرادی که با این نرم افزار آشنایی ابتدایی داشته و خواهان کسب اطلاعات بیشتر در این زمینه هستند، مفید خواهد بود.

فصل دوم

PlanAhead

این فصل شامل دو بخش آنالیز طراحی^۱ و Floorplaning و طرح ریزی^۲ پایه های I/O می باشد که در ادامه به توضیح هر یک می پردازیم.

۲-۱- آنالیز طراحی و Floorplaning

در این بخش سه عملیات عمده انجام می شود:

- طراحی قبل پیاده سازی و ظرفیت های آنالیز
- پیاده سازی شناسایی ویژگی ها
- پیاده سازی نتایج Floorplaning

برای طی روند فوق به صورت قدم به قدم مراحل زیر را انجام خواهیم داد.

۲-۱-۱- مشاهده منابع دستگاه و نواحی ساعت^۳


در ابتدا از مسیر Start > Xilinx Design Tools > ISE Design Suite 14.5 > PlanAhead

PlanAhead > نرم افزار فوق را باز کنید. با انجام این کار پنجره ای مشابه شکل ۲-۱ باز می شود.

^۱ Design Analysis


^۲ Planning

^۳ Clock Region




شکل (۱-۲) صفحه‌ی آغاز PlanAhead

برای اینکه پروژه‌ی خود را باز کنید از گزینه‌ی **Open Project** استفاده کنید. سپس در پوشه‌ی مربوطه، فایل **.xise** را انتخاب و باز کنید.




شکل (۲-۲) باز کردن فایل پروژه

در مرحله بعد برای وارد کردن پروژه ISE نامی از شما درخواست می گردد. نام مورد نظر را وارد و تایید کنید.




شکل (۳-۲) تعیین نام پروژه در PlanAhead

در نهایت پنجره‌ی اصلی به شکل زیر باز می شود.



شکل (۲-۴) پنجره‌ی PlanAhead

بخش اصلی از پنجره‌ی PlanAhead پنجره‌ای به نام منابع دارد به بخش مربوطه رفته و مطمئن شوید فایل ucf. پروژه در زیر شاخه‌ی محدودیت‌ها قرار دارد.




شکل (۲-۵) پنجره‌ی منابع

در مرحله‌ی بعد از پنجره‌ی Flow Navigator ابتدا گزینه Run Synthesis و در نهایت Run


Implementation را بزنید. سپس در پنجره‌ی باز شده گزینه‌ی Open Implemented Design را

بزنید




شکل (۲-۶) باز کردن دستگاه

پس از انجام عملیات فوق دستگاه به صورت شکل زیر نشان داده می شود.



شکل (۷-۲) نمایش دستگاه

با کلیک راست کردن روی دستگاه و انتخاب گزینه‌ی بزرگنمایی^۱ و یا کشیدن مسطیل‌های کوچک روی دستگاه به صورت جزئی می‌توانید منابع آن را مشاهده نمایید.




شکل (۸-۲) منابع دستگاه

هم‌چنین شما می‌توانید روی پنجره‌ی دستگاه نواحی ساعت را هم مشاهده کنید. برای این


^۱ Zoom

کار از طریق **Window > Clock Region** پنجره‌ی مربوط به نواحی ساعت را باز کرده، با انتخاب هر کدام از نواحی موجود در لیست ناحیه‌ی مربوط به آن، روی دستگاه نشان داده می‌شود.



شکل (۲-۹) انتخاب ناحیه‌ی ساعت


با استفاده از پنجره‌ی **Properties** به ویژگی‌های هر بخش دست می‌یابید. با وارد شدن به برگه‌ی **Statistics** می‌توانید از محتوی منطقی هر بخش اطلاع حاصل کنید.



شکل (۲-۱۰) محتوی منطقی بخش‌ها


با وارد شدن به برگه Resources جای هر کدام از BUFRLها و IDELAYCTRL

مشاهده می کنید.




شکل (۲-۱۱) مشاهده جای منابع در دستگاه

با انتخاب برگه I/O Banks بانک ورودی و خروجی آن ناحیه را مشاهده می کنید.



شکل (۲-۱۲) مشاهده بانکهای ورودی و خروجی

از مسیر Layout > I/O Planing می توانید طرح نقشه ی بین دستگاه را مشاهده کنید.




شکل (۲-۱۳) نقشه ی پین

با انتخاب Windows > Default Layout به حالت قبل باز می گردید.

۲-۱-۲- تشریح ساختار سلسله مراتبی


در حالت نمایش دستگاه به صورت پیش فرض، در پنجره ی Netlist روی برگه ی Netlist رفته و در بخش Primitives روی هر کدام از عبارت ها رفته و با راست کلیک روی آن گزینه ی Show Hierarrchy را انتخاب کنید. در نهایت جایگاه آن عبارت را به صورت سلسله مراتبی مشاهده خواهید کرد.



شکل (۲-۱۴) جایگاه سلسله مراتبی

۲-۱-۳- نمایش مشخصات منابع طراحی

برای مشاهده میزان استفاده از منابع، مسیر `Flow Navigator > Implementatin > Report Utilization` را بروید. با این کار میزان استفاده از هر منبع نشان داده خواهد شد.



شکل (۲-۱۵) میزان استفاده از منابع


برای دستیابی به جزئیات بیشتر در مورد منابع از `Window > Physical Constraints` اقدام

کنید. روی عبارت Root کلیک کنید و در پنجره ی Properties روی برگه ی Statistics بروید و لیست منابع را به صورت جزئی بررسی کنید.

۲-۱-۴ - اجرای DRC^۱


Xilinx به طراحان توصیه می کند قبل از پیاده سازی، یک بار DRC را اجرا کنند تا مسایل معمول در پیاده سازی بررسی شود. برای این کار از مسیر Tools > Report DRC پنجره مربوطه را باز نموده و تایید را بزنید.

^۱ Design Rule Check



شکل (۲-۱۶) پنجره‌ی اجرای DRC

با اجرای این بخش در بخش Workspace نتایج نشان داده می‌شود.



شکل (۲-۱۷) نتایج اجرای DRC

۲-۱-۵- آنالیز زمانی

قبل از پیاده‌سازی بهتر است طراحی از نظر ارضای محدودیت‌های زمانی مورد بررسی قرار گیرد تا این‌که طراح از تمام تاخیرهای واقعی که در سخت‌افزار قرار گرفته بر روی FPGA وجود دارد، آگاهی یابد.


از آنجا که ما در فایل ucf جمع‌کننده محدودیت زمانی به صورت دستی ایجاد نکردیم^۱ ممکن است بعضی از امکانات این قسمت برای آن قابل استفاده نباشد. بنابراین از یک پروژه آماده که همراه نصب PlanAhead ایجاد شده است استفاده می‌کنیم. برای این کار در صفحه آغازین PlanAhead به جای استفاده از آیکون Open Project از آیکون Open Example Project پروژه‌ی CPU(Synthesized) را باز کنید و چون پروژه قابل ویرایش نیست آن را با نام دلخواه در محل

^۱ آموزش نحوه‌ی ایجاد این محدودیت در راهنمای آینده خواهد آمد.

مناسبی ذخیره کنید.

در پنجره‌ی باز شده از Flow Navigator گزینه‌ی Implementation را بزنید. پس از این


مرحله دستگاه به صورت زیر به شما نشان داده می‌شود.



شکل (۲-۱۸) نمایش دستگاه CPU

در این حالت مسیر Tools > Timing > Run TRCE را بزنید و یا از Flow Navigator

گزینه‌ی Run TRCE را انتخاب کنید. در ادامه پنجره‌ی زیر باز خواهد شد.




شکل (۲-۱۹) اجرای TRCE

از گزینه‌های موجود هر کدام گزارش را به شکل خاصی تولید می‌کنند. از بین آنها `-tsi` را انتخاب کنید که در آن مشخص می‌شود از میان چند محدودیت زمانی کدام یک نسبت به بقیه در اولویت است.


پس از اجرای TRCE پنجره‌ی Timing در پایین باز می‌شود که مسیرهای مختلف و میزان

تاخیر و سایر جزئیات هر یک نشان داده شده است.




شکل (۲۰-۲) مشخصات مسیرهای مختلف

به دلخواه یکی از مسیرها را انتخاب و جزئیات بیشتری از آن را بررسی کنید.




شکل (۲۱-۲) جزئیات مسیر

در این حالت از پنجره‌ی Window گزینه‌ی Timing Constraints را انتخاب کنید و یا از Flow Navigator روی Edit Timing Constraints بروید. پنجره‌ای به شکل زیر نشان داده خواهد شد.




شکل (۲-۲۲) Timing Constraints

از طریق مسیر $\text{Clk period} > \text{Timespec period}$ محدودیت TS_sysClk را باز نموده و مقدار آن را از ۱۰ نانو ثانیه به ۱۱ تغییر دهید.



شکل (۲-۲۳) مسیر محدودیت TS_sysClk




شکل (۲-۲۴) ویرایش محدودیت

در بعضی موارد لازم است تا محدودیت جدید تعریف شود برای این کار روی آیکون به

شکل زیر کلیک کنید تا پنجره مربوط به تعریف محدودیت باز شود.



شکل (۲-۲۵) آیکون تعریف محدودیت




شکل (۲-۲۶) پنجره‌ی تعریف محدودیت

در این پنجره محدودیت جدید را تعریف و تایید کنید. بعد از هر گونه ویرایشی باید TRCE را دوباره اجرا کنید. در نهایت می‌توانید آثار تغییرات خود را مشاهده کنید.

۲-۱-۶- تشریح سخت افزار


مسیرهایی که در بخش قبل به تاخیر آن‌ها اشاره شد، هر کدام مسیری از سخت افزار واقعی مدار هستند. برای مشاهده‌ی جایگاه این مسیرها روی آن کلیک راست کرده و عبارت Schematic را

برگزینید.




شکل (۲-۲۷) شماتیک مسیر

روی پنجره‌ی شماتیک کلیک راست کرده و **Select Primitive Parents** را انتخاب کنید. در پنجره‌ی Netlist چند واحد انتخاب می‌شود. با زدن **F6** ساختار سلسله مراتبی نمایش داده می‌شود. در این نوع نمایش هم بلوک‌های انتخاب شده در Netlist انتخاب شده‌اند.



شکل (۲-۲۸) بلوک‌های انتخاب شده در ساختار سلسله مراتبی

در نهایت روی نمایش دستگاہ آمده و یکی از مسیرها را انتخاب کنید. این مسیر روی دستگاہ نیز نمایش داده خواهد شد.




شکل (۲-۲۹) نمایش مسیرها روی دستگاہ

۷-۱-۲- بررسی اتصالات

در این بخش به بررسی اتصالات در دستگاہ خواهیم پرداخت. برای مشاهده‌ی اتصالات I/O گزینه‌ی به شکل زیر را برگزینید.




شکل (۲-۳۰) انتخاب گزینه مشاهده اتصالات I/O



شکل (۲-۳۱) نمایش اتصالات I/O

در پنجره‌ی Netlist هر کدام از شاخه‌ها را می‌توانید انتخاب کنید و با کلیک راست کردن و انتخاب گزینه‌ی Show Conectivity اتصالات مربوط به آن را روی دستگاه مشاهده کنید.




شکل (۲-۳۲) اتصالات بخش‌های مختلف

۲-۱-۸ - استفاده از محدودیت‌های جایابی


در این بخش با طرز یافتن و پاک کردن جایابی که توسط عملیات مسیریابی و جایابی صورت می‌گیرد آشنا می‌شوید.

برای یافتن یک بلوک از **Edit > Find** وارد شوید و نوع بلوک را انتخاب کنید.



شکل (۲-۳۳) انتخاب نوع بلوک


سپس در پایین صفحه هر بلوک را انتخاب و جای آن در دستگاه را مشاهده کنید.



شکل (۲-۳۴) انتخاب بلوک Block RAM


حال شما می توانید محدودیت های جایابی که توسط ISE ایجاد شده است را پاک کنید برای

این کار از طریق **Tools > Floorplaning > Clear Placement** وارد شوید. گزینه **Instance Placement** را انتخاب و به مرحله‌ی بعد بروید.




شکل (۲-۳۵) پنجره‌ی Clear Placement (۱)

عبارت **Unplace all instances** را انتخاب و به بعدی بروید.




شکل (۲-۳۶) پنجره‌ی Clear Placement (۲)

عبارت Default را بزنیید و به بعدی بروید.




شکل (۲-۳۷) پنجره ی Clear Placement (۳)

گزینه ی Keep 12 fixed instances را انتخاب و به بعدی بروید.




شکل (۲-۳۸) پنجره‌ی Clear Placement (۴)

پس از بررسی خلاصه گزینه‌ی اتمام را بزنید.



شکل (۲-۳۹) پنجره‌ی Clear Placement (۵)

در نهایت نتیجه به صورت زیر درمی آید.




شکل (۲-۴۰) نتیجه پاک کردن جایابی

۲-۲- طرح ریزی پایه های I/O^۱

در این قسمت نحوه اختصاص پایه به دستگاه را مورد بررسی قرار خواهیم داد.


۱-۲-۲- ساختن پروژهی طرح ریزی پایه های I/O

در ابتدا از مسیر File > New Project پنجره ی مربوط را باز کنید.




شکل (۲-۴۱) ساخت پروژه (۱)

گزینه ی بعدی را انتخاب کنید. در پنجره ی بعدی نام و مسیر پروژه را وارد کنید.




شکل (۲-۴۲) ساخت پروژه (۲)

سپس عبارت I/O Planing Project را برگزینید.




شکل (۲-۴۳) ساخت پروژه (۳)

در مرحله‌ی بعدی می‌توانید یک فایل ucf و یا csv به پروژه اضافه کنید.




شکل (۲-۴۴) ساخت پروژه (۴)

سپس دستگاه مقصد را انتخاب کنید. البته این دستگاه قابل تغییر است.




شکل (۲-۴۵) ساخت پروژه (۵)

پس از بررسی خلاصه‌ی پروژه گزینه‌ی اتمام را بزنید.



شکل (۲-۴۶) ساخت پروژه (۶)

در نهایت شمای زیر مشاهده می شود.




شکل (۲-۴۷) شمای اولیه پروژه

۲-۲-۲- منابع I/O دستگاه

در PlanAhead نماهای مختلفی وجود دارد که به کمک آنها می‌توانید I/Oها و سایر سخت‌افزار مربوط به طراحی خود را مشاهده کنید.

در این قسمت به بررسی نمایش جایگاه بانک‌های I/O می‌پردازیم. برای این کار در پنجره‌ی Package Pins روی یکی از بانکها کلیک کنید و جای آن را در دستگاه در برگه‌ی Package مشاهده کنید.



شکل (۲-۴۸) انتخاب بانک‌های I/O

سپس روی برگه‌ی Device بروید تا جای بانک منتخب را روی Die مشاهده کنید. مشاهده‌ی جایگاه بانکها در برگه‌های مختلف در فرآیند تخصیص پایه بسیار مفید خواهد بود. در پنجره‌ی Package Pins نیز با باز کردن هر کدام از بانکها لیست تمام پایه‌های آن بانک، همراه با


اطلاعات جزئی راجع به هر پایه را مشاهده خواهید کرد.

۲-۲-۳- تعریف دستگاه سازگار

ممکن است شما بخواهید در هنگام انجام پروژه دستگاه هدف خود را تغییر دهید. PlanAhead این امکان را به شما می‌دهد که دستگاه‌های سازگار با دستگاه فعلی را تعریف و در زمان مورد نیاز دستگاه هدف را به یکی از دستگاه‌های سازگار تعریف شده تغییر بدهید. البته این امکان تنها در دستگاه‌های Virtex-5، Virtex-6 و Spartan-6 وجود دارد.

برای فعال سازی این امکان شما باید محدودیتی در I/Oها ایجاد کنید تا در صورت تغییر دستگاه مطمئن باشید که از پایه‌های مشترک در آن دستگاه‌ها استفاده کرده اید. برای این کار مسیر Tools > I/O Planing > Set Part Compatibility را برگزینید. سپس عبارت مورد نظر را تیک


بزنید.



شکل (۲-۴۹) انتخاب دستگاه سازگار

۴-۲-۲- ایجاد محدودیت

شما می‌توانید به صورتی دستی یک یا چند پایه و یا یک بانک را غیر فعال کنید برای این کار با انتخاب پایه و یا بانک مربوطه از پنجره Package Pins روی آن یا پنجره Package راست کلیک کرده و عبارت Set prohibit را انتخاب کنید.



شکل (۲-۵۰) ایجاد محدودیت




شکل (۵۱-۲) نتیجه‌ی غیر فعال کردن بانک ۱۴

۵-۲-۲- ایجاد و پیکربندی پایه‌های I/O


از مسیر Window > I/O Ports پنجره‌ی I/O Ports را باز کرده و با راست کلیک کردن روی

آن عبارت Create I/O Ports را بزنید.




شکل (۲-۵۲) پنجره‌ی تعریف I/O

گزینه‌های پنجره را مطابق شکل انتخاب و تایید کنید. در نهایت لیست I/O های تعریف شده وارد پنجره‌ی I/O می‌شود.



شکل (۲-۵۳) پنجره‌ی I/O Ports

برای پیکربندی I/O های ایجاد شده دوباره راست کلیک کرده و عبارت Configure I/O Ports را انتخاب کنید. با انجام این عمل پنجره زیر باز می‌شود که می‌توانید گزینه‌های موجود در آن را تغییر دهید.




شکل (۲-۵۴) پنجره‌ی پیکربندی I/Oها

با انجام `Edit > Undo` تمام پورتهای ایجاد شده را از بین ببرید.


۲-۲-۶- وارد کردن لیست I/O

در یک پروژه‌ی I/O می‌توان انواع فایل‌هایی که دارای لیست پایه هستند به پروژه اضافه کرد. این فایل‌ها فایل `ucf` و یا `csv` است. در اینجا می‌خواهیم فایل `csv` پروژه‌ی جمع‌کننده را وارد این پروژه کنیم برای این کار در `Flow Navigator` روی `Import I/O Ports` کلیک کرده و در پنجره‌ی باز شده فایل `ucf` را انتخاب و فایل جمع‌کننده را انتخاب کنید.



شکل (۲-۵۵) انتخاب فایل csv


پس از انجام این عمل در پنجره‌ی I/O Ports لیست پایه‌های فایل اضافه شده را مشاهده خواهید کرد.



شکل (۲-۵۶) لیست پایه‌های جمع‌کننده

۲-۲-۷- خارج نمودن فایل تخصیص پایه‌های I/O


فایل تخصیص پایه می‌تواند با پسوند ucf، csv و یا با فرمت VHDL و Verilog تولید شود. برای تولید این فایل در Flow Navigator روی گزینه‌ی Export I/O Ports بروید. در این حالت در پنجره‌ی باز شده نوع فایل و نام و مسیر مربوط به ذخیره را انتخاب و تایید کنید.



شکل (۲-۵۷) تولید فایل تخصیص پایه


۲-۲-۸- جایابی اتوماتیک پایه‌های I/O

PlanAhead راه‌های گوناگونی برای انجام عملیات جایابی به کاربر معرفی می‌کند. یکی از این راه‌ها جایابی اتوماتیک است که در آن خود نرم‌افزار عملیات جایابی را با وفادار ماندن به قوانین بانک‌های I/O انجام می‌دهد. برای استفاده از این نوع جایابی روی پنجره‌ی I/O Ports راست کلیک کرده و عبارت Auto-Place I/O Ports را انتخاب کنید. با این کار پنجره‌ای مانند شکل زیر باز می‌شود.



شکل (۲-۵۸) پنجره‌ی جایابی اتوماتیک (۱)

بدون هیچ اقدامی بعدی را بزنید. در پنجره‌ی بعدی بعد از کنترل خلاصه اتمام را بزنید.



شکل (۲-۵۹) پنجره‌ی جایابی اتوماتیک (۲)

در نهایت عملیات جایابی انجام گرفته و لیست پایه‌ها در I/O Ports به شکل زیر در می‌آید.

| Name | Direction | Neg Diff Pair | Site | Fixed | Bank | I/O Std | Vcco | Vref | Drive Stre... | Slew Type | Pull Type |
|------------------|-----------|---------------|------|-------------------------------------|------|-------------|-------|------|---------------|-----------|-----------|
| All ports (5) | | | | | | | | | | | |
| Scalar ports (5) | | | | | | | | | | | |
| A | Input | | T22 | <input checked="" type="checkbox"/> | | 14 LVCMOS25 | 2.500 | | | | NONE |
| B | Input | | T21 | <input checked="" type="checkbox"/> | | 14 LVCMOS25 | 2.500 | | | | NONE |
| Cin | Input | | R23 | <input checked="" type="checkbox"/> | | 14 LVCMOS25 | 2.500 | | | | NONE |
| Cout | Output | | R22 | <input checked="" type="checkbox"/> | | 14 LVCMOS25 | 2.500 | | 12 SLOW | | NONE |
| S | Output | | U21 | <input checked="" type="checkbox"/> | | 14 LVCMOS25 | 2.500 | | 12 SLOW | | NONE |


شکل (۲-۶۰) لیست پایه‌ها بعد از جایابی

۹-۲-۲- فعال و غیر فعال DRC

PlanAhead امکان چک کردن درستی عملیات تخصیص پایه را دارد. برای این کار از منوی

Tools > Options را انتخاب کرده و در برگه ی General، Automatically Enforce Legal I/O را

تیک بزنید.



شکل (۲-۶۱) کنترل درستی عملیات تخصیص پایه

۲-۲-۱۰- روش های دیگر جایابی پایه های I/O


برای کنترل بیشتر عملیات جایابی، میتوان جایابی اتوماتیک را رها کرده و به گزینه های

دیگری مراجعه کنید که در ادامه به بررسی آن همامی پردازیم:

- جایابی پی در پی^۱

^۱ Sequentially

برای این نوع جابجایی روی یک یا چند پایه، به پنجره I/O Ports بروید و انتخابشان کنید و با راست کلیک کردن روی آنها گزینهی Place I/O Ports Sequentially را انتخاب کنید. سپس روی پایهی مورد نظرتان در پنجره Package رفته و روی آن کلیک کنید اگر چند پایه را انتخاب کرده اید این عملیات انتخاب پایه تا تخصیص پایه به آخرین پایه ادامه می یابد.




شکل (۶۲-۲) اختصاص پایه ترتیبی

• جابجایی در بانک های I/O

برای جابجایی پایه ها در بانک های I/O مانند حالت قبل عمل می کنیم اما در مرحله راست کلیک روی پایه برای این قسمت گزینهی Place I/O Ports in an I/O Bank را انتخاب می کنیم. در این حالت با توجه به تعداد پایه منتخب چند پایه همراه موس روی Package حرکت کرده تا اینکه جای آن را در بانک مخصوصی تعیین نماییم. در این حالت با رفتن روی هر بانک شماره ی آن نشان داده می شود و تعداد پایه های قابل جابجایی در آن مشخص می شود.

• جایابی ناحیه‌ای

در این حالت هم مانند حالت قبل پایه را انتخاب و با راست کلیک کردن روی آن Place I/O Ports in an I/O Bank را انتخاب کنید. خواهید دید که موس به شکل به علاوه در می‌آید تا شما ناحیه‌ای که می‌خواهید پایه‌ها در آن باشد را تعیین کنید.




شکل (۶۳-۲) تعیین پایه در ناحیه

در هر کدام از حالت‌های جایابی در بانک یا ناحیه اگر بخش انتخاب شده دارای تعداد پایه کمتری نسبت به تعداد انتخاب شده باشد، نرم‌افزار به شما اجازه می‌دهد که بانک یا ناحیه دیگری را برای جایابی پایه‌های اضافی انتخاب کنید.

۲-۱۱-۲-۲ اجرای DRC

پس از انجام عملیات جایابی برای اجرای DRC، Tools > DRC Report را بزنید یا از

Flow Navigator، DRC Report را انتخاب کنید.



شکل (۲-۶۴) اجرای DRC


برای گزارش نام انتخاب کرده و تایید کنید.

در نهایت اگر با پیام No violations found مواجه شدید به این معنی است که خطایی

وجود ندارد در غیر این صورت خطاها در پایین صفحه به شما نشان داده خواهد شد.

۲-۲-۱۲- حرکت به سمت طراحی RTL

یک پروژه‌ی I/O Planing می‌تواند نقطه‌ی آغازی برای ایجاد یک پروژه‌ی RTL باشد. زمانی که در I/O Planing عملیات جایابی انجام شد، می‌توان نتایج را به یک پروژه‌ی RTL انتقال داد. برای این که نتیجه به صورت یک فایل VHDL یا Verilog ذخیره شود، روند `File > Migrate to RTL` را طی کرده و یا از `Flow Navigator`، `Migrate to RTL` را انتخاب کنید و در پنجره‌ی باز شده محل و نوع فایل خروجی را انتخاب نمایید.



شکل (۲-۶۵) حرکت به سمت طراحی RTL

۲-۲-۱۳- آنالیز اختلال^۱

PlanAhead امکان آنالیز اختلالات را در دستگاه‌های مختلف فراهم کرده است. برای استفاده از این امکان روند `Tools > Report Noise` را طی کرده و یا از `Flow Navigator`، `Report Noise` را انتخاب کنید. در این حالت بسته به نوع دستگاه آنالیز SSN^2 و یا SSO^1 انجام می‌گیرد.


^۱ Noise

^۲ Simultaneous Switching Noise

• آنالیز SSN

این نوع آنالیز در دستگاه‌های Spartan-6، Virtex-6، Virtex-7، Kintex™-7 و Artix™-7 انجام می‌شود و محاسباتی روی خرابی یک خروجی، هنگام Switch کردن همزمان خروجی‌های دیگر انجام می‌دهد.

پنجره ی آنالیز SSN به شکل زیر است:



شکل (۶۶-۲) آنالیز SSN

در قسمت Export to file نام و نوع فایل خروجی را انتخاب و تایید کنید. پس از انجام این

عملیات، گزارش این آنالیز در پایین صفحه قابل دستیابی است.

| Name | Port | I/O Std | Vcco | Slew | Drive Strength | Phase | Noise (V) | | Margin (V) | | | Result | Notes |
|------------------------------|------|---------|------|------|----------------|-------|-------------|------------|------------|-----------|-------------|--------|----------------------------------|
| | | | | | | | Contributed | Bank Total | Available | Remaining | Remaining % | | |
| I/O Bank: 15 (Standard) (0) | | | | | | | | | | | | PASS | No output ports assigned to bank |
| I/O Bank: 16 (Standard) (0) | | | | | | | | | | | | PASS | No output ports assigned to bank |
| I/O Bank: 24 (Standard) (0) | | | | | | | | | | | | PASS | No output ports assigned to bank |
| I/O Bank: 25 (Standard) (0) | | | | | | | | | | | | PASS | No output ports assigned to bank |
| I/O Bank: 26 (Standard) (0) | | | | | | | | | | | | PASS | No output ports assigned to bank |
| I/O Bank: 34 (Standard) (0) | | | | | | | | | | | | PASS | No output ports assigned to bank |
| I/O Bank: 35 (Standard) (0) | | | | | | | | | | | | PASS | No output ports assigned to bank |
| I/O Bank: 36 (Standard) (0) | | | | | | | | | | | | PASS | No output ports assigned to bank |
| I/O Bank: 23 (Dedicated) (0) | | | | | | | | | | | | PASS | No output ports assigned to bank |

شکل (۶۷-۲) گزارش آنالیز SSN

• آنالیز WASSO^۱

این نوع آنالیز برای چک کردن اعتبار تمامیت علائم^۲ استفاده می شود و در دستگاه های

Spartan-6، Virtex-6، Virtex-7، Kintex-7 و Artix-7 اطلاعات، کمتری نسبت به آنالیز SSN

نشان می دهد. برای انجام این آنالیز روندی مشابه آنالیز SSN انجام می شود. دقت کنید که نوع این

آنالیزها بسته به دستگاه می باشد.

WWW.ICEEP.IR

^۱ Weighted Average Simultaneous Switching Output

^۲ Signal Integrity

واژه نامه

| | |
|-------------------|--------------------|
| A | |
| Automatic | اتوماتیک، خودکار |
| B | |
| Breakpoint | نقطه‌ی انفصال |
| C | |
| Clock Region | ناحیه ی ساعت |
| Constraint | محدودیت |
| Core Generator | تولیدکننده‌ی هسته |
| D | |
| Debugging | اشکال زدایی |
| Design Analysis | آنالیز طراحی |
| Design Rule Check | بررسی قوانین طراحی |
| Drag and Drop | کشیدن و انداختن |
| Dynamic | پویا |
| E | |
| F | |
| Full View | دید کامل |

| | |
|----------------------|------------------------|
| G | |
| Generate | تولید کردن |
| H | |
| Hardare Design Level | طراحی در سطح سخت افزار |
| I | |
| I/O Pin Planing | طرح ریزی پایه های I/O |
| Information | اطلاعات |
| J | |
| K | |
| L | |
| M | |
| Manual | دستی |
| Marker | نشان گذار |
| Math Functions | توابع ریاضی |
| N | |
| Noise | اختلال |

| | |
|-------------------------------|------------------------------|
| O | |
| Objects | اشیا |
| P | |
| Part Selection | انتخاب بخش |
| Planning | طرح ریزی |
| Q | |
| R | |
| Restart | شروع دوباره |
| S | |
| Sequentially | پی در پی |
| Signal Integrity | تمامیت علائم |
| Simultaneous Switching Noise | اختلال ناشی از تغییر هم زمان |
| Simultaneous Switching Output | خروجی تغییر هم زمان |
| Spreadsheet | صفحه ی گسترده |
| Static | ایستا |
| Sub-Module | زیر واحد |
| Subtractor | تفریق کننده |

| | |
|--|------------------------------------|
| T | |
| Tab | برگه |
| Toolbar | منوی اصلی |
| U | |
| V | |
| W | |
| Weighted Average Simultaneous Switching Output | میانگین وزن دار خروجی تغییر همزمان |
| X | |
| Y | |
| Z | |
| Zoom | بزرگنمایی |