



راهنمای استفاده از نرم افزار ISE

بر اساس نسخه ISE 14.5

Core Generator

(تولیدکننده هسته)



راهنمای پیش‌رو برای آموزش کار با نرم‌افزار ISE متعلق به شرکت Xilinx تهیه شده است.
کلیه حقوق این اثر متعلق به گروه ICEEP دانشگاه تهران است. هر گونه تکثیر از این اثر منوط به
اجازه‌ی کتبی پدیدآورندگان این راهنما در گروه ICEEP می‌باشد.

WWW.ICEEP.TU

رند بازبینی

نسخه	تاریخ	نسخه ISE
۱.۰	۹۲.۹.۳۰	۱۴.۵

www.ICEEP.ir

فهرست

فصل ۱: پیشگفتار.....	۶
فصل ۲: تولیدکننده‌ی هسته.....	۸
۱-۲- ایجاد یک پروژه‌ی نمونه.....	۹
۲-۲- اضافه کردن هسته به پروژه.....	۱۳
۳-۲- بررسی پنجره‌ی تنظیم پارامترهاها به صورت کلی.....	۱۸
۴-۲- بررسی پنجره‌ی تنظیم پارامترهاها برای جمع‌کننده.....	۲۰
واژه‌نامه.....	۲۶

فهرست شکل ها

- شکل (۱-۲) ایجاد فایل بلوک اصلی (۱) ۹
- شکل (۲-۲) ایجاد فایل بلوک اصلی (۲) ۱۰
- شکل (۳-۲) تعیین ورودی و خروجی های بلوک ۱۱
- شکل (۴-۲) تایید مشخصات ۱۲
- شکل (۵-۲) کد اولیه ی بلوک اصلی ۱۳
- شکل (۶-۲) انتخاب گزینه ی مورد نظر برای تولید هسته ۱۴
- شکل (۷-۲) لیست دسته های هسته های ISE ۱۵
- شکل (۸-۲) لیست هسته ها بر اساس نام ۱۶
- شکل (۹-۲) انتخاب هسته ی جمع کننده با استفاده از برگه ی دسته بندی شده ۱۷
- شکل (۱۰-۲) خلاصه ی انتخاب هسته ۱۸
- شکل (۱۱-۲) تنظیم پارامترهای هسته ۱۹
- شکل (۱۲-۲) تنظیم پارامتر برای جمع کننده ی ساده ی تک بیتی ۲۲
- شکل (۱۳-۲) HDL Functional Model ۲۳
- شکل (۱۴-۲) HDL Instantiation Template ۲۳
- شکل (۱۵-۲) کد کامل بلوک اصلی ۲۴
- شکل (۱۶-۲) Testbench ۲۵
- شکل (۱۷-۲) نتیجه شبیه سازی با ISim ۲۵

فصل اول

پیشگفتار

در گفتارهای راهنمای نصب و راه اندازی سریع از سری راهنماهای نرم افزار Xilinx ISE Design Suite نحوه‌ی نصب و کار با این نرم افزار به صورت کلی تبیین شد. در این راهنما با بخش تولید کننده‌ی هسته¹ آشنا می‌شوید. با مطالعه‌ی این راهنما می‌آموزید چگونه یک هسته را تولید و در کنار بقیه فایل‌های طراحی از آن استفاده کنید.

بدیهی است گفتار پیش رو برای آن دسته از افرادی که راهنماهای قبل از این سری را مطالعه کرده‌اند و یا افرادی که با این نرم افزار آشنایی ابتدایی داشته و خواهان کسب اطلاعات بیشتر در این زمینه هستند، مفید خواهد بود.

شرکت Xilinx تعدادی هسته‌ی آماده با عملکردهای پرکاربرد را ایجاد کرده و امکانی را در نرم افزار ISE به وجود آورده که به کاربر اجازه استفاده از این هسته‌ها را می‌دهد. در واقع کاربر قادر است با استفاده از بخش تولیدکننده‌ی هسته‌ی مورد نظر خود را انتخاب و پارامترهای آن را مطابق میل خود تنظیم کند. سپس هسته‌ی مورد نظر به صورت خودکار تولید شده و می‌توان از آن در طراحی اصلی استفاده نمود.


فصل دوم

تولیدکننده‌ی هسته


در ابتدا برای به کار گیری یک هسته باید یک پروژه ایجاد نمایید. سپس هسته را با پارامترهای مناسب تولید و به پروژه اضافه نمایید. در ادامه یک بار این روند را با هم برای بلوک جمع‌کننده‌ی کامل انجام می‌دهیم.

۲-۱- ایجاد یک پروژه‌ی نمونه

همان طور که گفتیم اولین قدم در روند به کارگیری هسته ایجاد پروژه است. در واقع در ابتدا شما نیاز دارید یک پروژه جدید بسازید. سپس فایل بلوک اصلی خود را از نوع HDL ایجاد کنید تا بعد از ایجاد هسته‌ی جمع‌کننده از آن در فایل اصلی نمونه بگیرید. توجه داشته باشید حتی اگر هسته تنها فایل پروژه هم باشد نمی‌تواند بلوک اصلی باشد بنابراین حتما نیاز به یک فایل اصلی برای نمونه‌گیری از هسته دارید.




شکل (۲-۱) ایجاد فایل بلوک اصلی (۱)




شکل (۲-۲) ایجاد فایل بلوک اصلی (۲)

در روند ایجاد بلوک اصلی ورودی و خروجی‌ها را تعیین کرده و در نهایت خلاصه‌ی مشخصات را تایید کنید. دقت کنید که هسته‌ی جمع‌کننده ترتیبی است بنابراین به سیگنال ساعت نیاز دارد.



شکل (۲-۳) تعیین ورودی و خروجی های بلوک



شکل (۴-۲) تایید مشخصات

با انجام این کار کد زیر نمایش داده می‌شود.

```

1  `timescale 1ns / 1ps
2  ///////////////////////////////////////////////////////////////////////////////////////////////////////////////////
3  // Company:
4  // Engineer:
5  //
6  // Create Date:    08:44:06 11/20/2013
7  // Design Name:
8  // Module Name:    Full_Adder_Top_Module
9  // Project Name:
10 // Target Devices:
11 // Tool versions:
12 // Description:
13 //
14 // Dependencies:
15 //
16 // Revision:
17 // Revision 0.01 - File Created
18 // Additional Comments:
19 //
20 ///////////////////////////////////////////////////////////////////////////////////////////////////////////////////
21 module Full_Adder_Top_Module(
22     input clk,
23     input a,
24     input b,
25     input cin,
26     output s,
27     output cout
28 );
29
30
31 endmodule
32

```

شکل (۲-۵) کد اولیه ی بلوک اصلی


فعلا این بلوک را به حال خود رها کنید. در این مرحله باید هسته ی مورد نظر را به پروژه اضافه کنید.

۲-۲- اضافه کردن هسته به پروژه

برای اضافه کردن هسته به پروژه دوباره در پنجره ی طراحی روی آیکون پروژه راست کلیک

کرده و گزینه ی منبع جدید را انتخاب کنید با این تفاوت که در مرحله انتخاب نوع فایل روی عبارت


IP (Core Generator & Architecture Wizard) بروید.




شکل (۶-۲) انتخاب گزینه‌ی مورد نظر برای تولید هسته

پس از این مرحله لیستی از تمام هسته‌های موجود در ISE نشان داده می‌شود. نمایش هسته‌ها به دو صورت است. در برگه^۱ی نخست این هسته‌ها طبقه‌بندی شده‌اند و شما یا از قبل باید بدانید هسته‌ی مورد نظرتان در کدام دسته بوده و یا از نوع هسته تشخیص دهید که امکان حضور آن در کدام یک از دسته‌های مربوطه می‌باشد. اما در برگه دوم هسته‌ها با نامشان لیست شده‌اند. در قسمت پایین تر هم امکان جستجوی IPها توسط نامشان وجود دارد.

Tab^۱



شکل (۷-۲) لیست دسته‌های هسته‌های ISE




شکل (۲-۸) لیست هسته‌ها بر اساس نام

همان طور که در شکل ۲-۷ مشخص است عده ای از هسته‌ها با رنگ خاکستری نشان داده شده‌اند. این هسته‌ها در این نسخه از ISE یعنی نسخه‌ی WebPack غیرفعال بوده و در صورت نیاز به آنها باید از نسخه‌های دارای مجوز و قابل خریداری ISE استفاده کرد.


برای یافتن هسته‌ی جمع‌کننده اگر بخواهید از طریق برگه‌ی اول اقدام کنید، باید وارد دسته‌ی توابع ریاضی^۱ شده و از شاخه جمع‌کننده/تفریق‌کننده^۲ هسته‌ی مربوطه را انتخاب کنید. و یا اینکه از برگه دوم مستقیماً نام جمع‌کننده/تفریق‌کننده را جستجو کنید.

^۱ Math Functions^۲ Subtractor



شکل (۹-۲) انتخاب هسته ی جمع کننده با استفاده از برگه ی دسته بندی شده

بعد از این مرحله پنجره ی خلاصه ی طراحی نشان داده می شود، آن را مطالعه و تایید کنید.




شکل (۲-۱۰) خلاصه ی انتخاب هسته

بعد از این زمان نرم افزار زمانی برای تولید فایل های هسته ی انتخابی نیاز دارد که این زمان بسته به نوع هسته و پیچیدگی آن ممکن است تا چند دقیقه طول بکشد. پس از طی این زمان نوبت به تنظیم پارامترهای هسته می رسد.

۲-۳- بررسی پنجره ی تنظیم پارامترهاها به صورت کلی

برای تنظیم پارامترهای هر هسته پنجره ی مانند شکل زیر نشان داده می شود.



شکل (۲-۱۱) تنظیم پارامترهای هسته

این پنجره شامل دو بخش است. در بخش سمت راست با توجه به نوع هسته گزینه‌هایی برای هیئت‌بندی آن وجود دارد. در بخش سمت چپ دو برگه وجود دارد در برگه‌ی نماد IP شکلی ساده از هسته همراه ورودی‌ها و خروجی‌های فعال و غیرفعال نشان داده می‌شود. نوع ورودی‌ها و خروجی‌ها ثابت است و نمیتوان پورت جدیدی به آن‌ها افزود و یا به طور کامل آن‌ها را حذف کرد. تنها می‌توان عده از آن‌ها را فعال و یا غیرفعال نمود و یا اینکه در برخی از آن‌ها عرض بیت را هم می‌توان تغییر داد.

در برگه ی اطلاعات^۱ تعداد منابع مورد استفاده برای تولید هسته مشخص شده است. بدیهی است با تغییر پارامترهای هسته این تعداد نیز تغییر میکند.

در بخش سمت راست پایین عبارت Datasheet وجود دارد که در واقع یک فایل PDF حاوی اطلاعات مورد نیاز برای استفاده از هسته است. این اطلاعات شامل تعداد و نوع پورت های ورودی و خروجی، انواع ساختار پیاده سازی (برای بلوک هایی که با چند روش قابل پیاده سازی هستند) و سایر اطلاعات پایه ای و مفید برای کاربر می باشد. توصیه می شود برای اطلاع از نحوه ی تنظیم پارامترها حتما این فایل را مطالعه بفرمایید.

و اما در بدنه اصلی این بخش شما می توانید پارامترهای هسته را مطابق میل خود انتخاب کنید.

۲-۴- بررسی پنجره ی تنظیم پارامترها برای جمع کننده

با توجه به توضیح کلی بخش تنظیم پارامترها سراغ تنظیم پارامترهای جمع کننده می رویم. هسته ی جمع کننده برعکس آنچه تا به حال از آن بهره می گرفتیم یک جمع کننده ترتیبی با قابلیت Pipeline است که با سیگنال ساعت کار کرده و در هر سیکل ساعت یک داده را دریافت و نتیجه جمع را بعد از زمان قابل تنظیمی به بیرون می دهد. اگر نگاهی به Datasheet موجود بیندازید. اطلاعات مورد نیاز برای استفاده از آن را بدست خواهید آورد. سپس زمان تنظیم پارامترها فرا میرسد. لیست پارامترهای قابل تنظیم در این هسته عبارتند از:

Component Name: در اینجا نام طراحی نشان داده می شود و از آنجا که قبلا نام طراحی را

^۱ Information

تعیین نموده ایم این بخش غیرفعال است.

Implement Using: دو نوع پیاده سازی DSP48 و Fabric وجود دارد که در آن ساختار

Pipeline را تعیین می شود (برای کسب اطلاعات راجع به ساختارها به Datasheet مراجعه کنید).

Input Type و Input Width: نوع (از لحاظ علامتدار یا بدون علامت بودن) و عرض بیت

داده ورودی را تعیین می کند.

Add Mode: از شما می خواهد که نوع عملیات را تعیین کنید. زیرا هسته ی مربوطه عملیات

تفریق را هم انجام می دهد.

Latency Configuration: مدت زمان بیرون آمدن اولین داده ی خروجی را در اینجا تعیین

می کنید. برای این قسمت دو حالت اتوماتیک^۱ و دستی^۲ وجود دارد. در حالت اتوماتیک تصمیم برای

تعداد مراحل Pipeline به صورت بهینه توسط تولیدکننده ی هسته تعیین می شود، اما در حالت دستی

خودتان تعداد مراحل را تعیین می کنید.

Constant Input: شرایطی وجود دارد که در آن می خواهید تک ورودی خود را با یک عدد

ثابت جمع کنید. در این حالت تیک مربوط به این قسمت را زده و در جلوی آن مقدار ثابت را به

باینری وارد می کنید.

در قسمت های بعدی سیگنال های کنترلی وجود دارد که با زدن تیک کنار هر کدام آن را فعال

خواهید کرد.


در عبارت آخر که Power-on ResetInitValue نام دارد مقدار اولیه را تنظیم می کنید.

^۱ Automatic

^۲ Manual

در شکل زیر جمع کننده ساده ی تک بیتی که قبلا شکل ترکیبی آن مورد استفاده بود، را شکل

داده ایم.



شکل (۲-۱۲) تنظیم پارامتر برای جمع کننده ی ساده ی تک بیتی

در نهایت روی عبارت تولید^۱ کلیک کنید. بعد از این کار چند دقیقه منتظر بمانید تا ISE با

استفاده از تنظیمات شما هسته را پیاده کند.


بعد از پیاده سازی هسته در پنجره طراحی روی هسته رفته و در پنجره فرآیند روی

تولیدکننده هسته کلیک کنید اگر روی عبارت View HDL Functional Model کلیک کنید کد


هسته مربوطه را مشاهده می کنید و اگر روی View HDL Instantiation Template بروید نحوه ی

^۱ Generate

نمونه گیری از کد مذکور را میبینید. همین کد را کپی کرده و به بلوک اصلی خود ببرید و نام سیگنالها را مطابق بلوک اصلی تغییر دهید.



شکل (۲-۱۳) HDL Functional Model



شکل (۲-۱۴) HDL Instantiation Template

```

7 // Design Name:
8 // Module Name: Full_Adder_Top_Module
9 // Project Name:
10 // Target Devices:
11 // Tool versions:
12 // Description:
13 //
14 // Dependencies:
15 //
16 // Revision:
17 // Revision 0.01 - File Created
18 // Additional Comments:
19 //
20 ///////////////////////////////////////////////////////////////////
21 module Full_Adder_Top_Module(
22     input clk,
23     input a,
24     input b,
25     input cin,
26     output s,
27     output cout
28 );
29     Full_Adder my_Adder (
30         .a(a), // input [0 : 0] a
31         .b(b), // input [0 : 0] b
32         .clk(clk), // input clk
33         .c_in(cin), // input c_in
34         .c_out(cout), // output c_out
35         .s(s) // output [0 : 0] s
36     );
37
38 endmodule
39

```

شکل (۲-۱۵) کد کامل بلوک اصلی

در نهایت برای تست طراحی Testbench ای مانند شکل ۲-۱۶ ایجاد کنید و آن را با ISim


و یا Modelsim شبیه‌سازی کنید.


```

25 module Full_Adder_Test;
26     reg clk=0;
27     reg a;
28     reg b;
29     reg cin;
30     wire s;
31     wire cout;
32     Full_Adder_Top_Module uut (
33         .clk(clk),
34         .a(a),
35         .b(b),
36         .cin(cin),
37         .s(s),
38         .cout(cout)
39     );
40     initial begin
41         a = 0;
42         b = 0;
43         cin = 0;
44     end
45     initial begin forever clk = #5 ~clk; end
46     always @(posedge clk)
47     begin
48         a=$random;
49         b=$random;
50         cin=$random;
51     end
52 endmodule

```

شکل (۱۶-۲) Testbench



شکل (۱۷-۲) نتیجه شبیه سازی با ISim

همان طور که در شکل موج‌ها مشاهده می‌کنید، در ابتدا خروجی علی‌رغم اعمال ورودی صفر است. این مدت زمان، زمان راه‌اندازی هسته است که وابسته به عوامل مختلفی می‌باشد. اما بعد از زمان مشخصی (در زمان ۹۵ نانوثانیه) هر سه ورودی یک شده‌اند و در زمان ۱۰۵ نانوثانیه یعنی یک سیکل ساعت بعد، هر دو خروجی یک می‌شوند که در واقع اولین حاصل جمع خارج شده از جمع‌کننده است.

واژه‌نامه

A	
Automatic	اتوماتیک، خودکار
B	
Breakpoint	نقطه‌ی انفصال
C	
Clock Region	ناحیه‌ی ساعت
Constraint	محدودیت
Core Generator	تولیدکننده‌ی هسته
D	
Debugging	اشکال زدایی
Design Analysis	آنالیز طراحی
Design Rule Check	بررسی قوانین طراحی
Drag and Drop	کشیدن و انداختن
Dynamic	پویا
E	
F	

Full View	دید کامل
G	
Generate	تولید کردن
H	
Hardare Design Level	طراحی در سطح سخت‌افزار
I	
I/O Pin Planing	طرح‌ریزی پایه‌های I/O
Information	اطلاعات
J	
K	
L	
M	
Manual	دستی
Marker	نشان‌گذار
Math Functions	توابع ریاضی
N	

Noise	اختلال
O	
Objects	اشیا
P	
Part Selection	انتخاب بخش
Planning	طرح ریزی
Q	
R	
Restart	شروع دوباره
S	
Sequentially	پی در پی
Signal Integrity	تمامیت علائم
Simultaneous Switching Noise	اختلال ناشی از تغییر هم زمان
Simultaneous Switching Output	خروجی تغییر هم زمان
Spreadsheet	صفحه‌ی گسترده
Static	ایستا
Sub-Module	زیر واحد

Subtractor	تفریق کننده
T	
Tab	برگه
Toolbar	منوی اصلی
U	
V	
W	
Weighted Average Simultaneous Switching Output	میانگین وزن دار خروجی تغییر هم زمان
X	
Y	
Z	
Zoom	بزرگنمایی