



راهنمای استفاده از نرم افزار Modelsim

بر اساس نسخه

Modelsim-Altera Starter Edition 10.1 d

راهنمای راه اندازی اولیه





راهنمای پیش‌رو برای آموزش کار با نرم‌افزار Modelsim متعلق به شرکت Altera تهیه شده است. کلیه حقوق این اثر متعلق به گروه ICEEP دانشگاه تهران است. هر گونه تکثیر از این اثر منوط به اجازه‌ی کتبی پدیدآورندگان این راهنما در گروه ICEEP می‌باشد.

WWW.ICEEP.IR

رند بازبینی

تغییرات	نسخه ی Modelsim	تاریخ	نسخه
-	Altera Starter Edition 10.1.d	۹۲/۸/۶	۱,۰
<ul style="list-style-type: none">• تقسیم بندی مطالب• اصلاح متن	Altera Starter Edition 10.1 d	۹۲/۹/۳۰	۱,۱

فهرست

فصل ۱: پیشگفتار.....	۶
فصل ۲: چگونگی کار با نرم افزار.....	۸
۱-۲- ایجاد پروژه و اضافه کردن فایل های مورد نیاز به آن.....	۹
۲-۲- ایجاد توصیف سخت افزاری و شبیه سازی آن.....	۱۲
واژه نامه.....	۱۸

فهرست شکل ها

- شکل (۱-۲) پنجره‌ی آغازین..... ۹
- شکل (۲-۲) پنجره‌ی شروع یک پروژه‌ی جدید یا باز کردن پروژه‌های قبلی..... ۱۰
- شکل (۳-۲) پنجره ساخت پروژه‌ی جدید..... ۱۰
- شکل (۴-۲) منوی File..... ۱۱
- شکل (۵-۲) تعیین نام و مسیر فایل‌های یک پروژه..... ۱۱
- شکل (۶-۲) اضافه کردن آیتم مورد نیاز به پروژه..... ۱۲
- شکل (۷-۲) محل تعیین زبان توصیف سخت افزاری..... ۱۲
- شکل (۸-۲) توصیف یک تمام جمع‌کننده به زبان Verilog..... ۱۳
- شکل (۹-۲) توصیف یک فایل آزمون برای جمع‌کننده‌ی کامل به زبان Verilog..... ۱۳
- شکل (۱۰-۲) گزینه‌ی Compile All موجود در نوار ابزار..... ۱۴
- شکل (۱۱-۲) نمایشی از رو نوشت موجود در پایین صفحه‌ی نرم افزار..... ۱۴
- شکل (۱۲-۲) نحوه‌ی اجرای شبیه‌سازی..... ۱۵
- شکل (۱۳-۲) نحوه‌ی اضافه کردن آیتم‌های موجود در طراحی به شکل موج..... ۱۶
- شکل (۱۴-۲) قرار گرفتن آیتم‌های موجود در طراحی در پنجره‌ی شکل موج..... ۱۶
- شکل (۱۵-۲) گزینه‌ی Run All در نوار ابزار..... ۱۷
- شکل (۱۶-۲) شکل موج سیگنال‌های موجود در Full Adder..... ۱۷



فصل اول

پیشگفتار

در این راهنما به بررسی نحوه‌ی استفاده از نرم‌افزار Modelsim-Altera Starter Edition

خواهیم پرداخت. برای این کار از توضیح کلی برنامه شروع کرده و قدم به قدم با نحوه‌ی کار با بخش‌های مختلف آشنا می‌شویم.

بدیهی است گفتار پیش رو برای آن دسته از افرادی که با این نرم‌افزار آشنا نبوده و یا افرادی

که خواهان بازیابی اطلاعاتشان در مورد این نرم‌افزار هستند مفید خواهد بود.


فصل دوم

چگونگی کار با

نرم افزار

۲-۱- ایجاد پروژه و اضافه کردن فایل های مورد نیاز به آن

به منظور طراحی^۱، کامپایل^۲ و شبیه سازی^۳ مدل های سخت افزاری^۴ با استفاده از این نرم افزار ابتدا باید یک پروژه ی جدید^۵ بسازیم. به محض باز کردن نرم افزار پنجره ی زیر باز می شود.




شکل (۲-۱) پنجره ی آغازین

با انتخاب گزینه "پرش به شروع"^۶ می توانید وارد نرم افزار شده و آن را به کار گیرید. در پنجره ی بعدی به شما این امکان داده می شود که یا یک پروژه ی جدید بسازید و یا یک پروژه ی از


- Design^۱
- Compile^۲
- Simulation^۳
- Hardware Modeling^۴
- New Project^۵
- Jumpstart^۶
- Open^۷

پیش ساخته شده را باز^۱ کنید.




شکل (۲-۲) پنجره‌ی شروع یک پروژه‌ی جدید یا باز کردن پروژه‌های قبلی

با انتخاب گزینه اول پنجره مربوط به ساخت پروژه^۱ جدید باز می شود.




شکل (۳-۲) پنجره ساخت پروژه‌ی جدید

روش دیگر دسترسی به این پنجره از طریق منوی File و از مسیر زیر می باشد.




شکل (۲-۴) منوی File

برای ساخت پروژه‌ی جدید، نام مورد نظر را وارد کرده و مسیر ذخیره‌سازی آن را مشخص می‌کنیم و تایید را می‌زنیم. سپس باید فایل‌های مورد نظر را به پروژه اضافه کرد. در صورتی که می‌خواهید فایل جدید به پروژه اضافه کنید باید از Create New File و در صورتی که می‌خواهید فایل از پیش تعریف شده اضافه کنید باید از Add Existing File استفاده کنید.




شکل (۲-۵) تعیین نام و مسیر فایل‌های یک پروژه



شکل (۲-۶) اضافه کردن آیتم مورد نیاز به پروژه

در مرحله بعد باید نام و زبان توصیف فایل را تعریف کنیم. این نرم افزار زبان های توصیف سخت افزاری مثل Verilog, VHDL, SystemC, SystemVerilog و ... را پشتیبانی می کند.



شکل (۲-۷) محل تعیین زبان توصیف سخت افزاری

۲-۲- ایجاد توصیف سخت افزاری و شبیه سازی آن

در مرحله بعد توصیف^۱ مربوط به هر یک از این فایل ها را وارد کرده و ذخیره می کنیم. برای

این کار به ترتیب روی فایل ها دوبار کلیک می کنیم، با این کار امکان تغییر فایل از طریق ویرایشگر^۲

Code^۱Editor^۲

داخل برنامه یا به کمک نرم افزارهایی چون Notepad++ به کاربر داده می شود.

در این راهنما، ما می خواهیم یک جمع کننده ی کامل^۱ را طراحی کرده، کامپایل و شبیه سازی کنیم. بنابراین علاوه بر فایل جمع کننده ی کامل نیاز به یک فایل آزمون^۲ هم خواهیم داشت. هر دوی این فایل ها را به روش گفته شده می سازیم.

```

C:\altera\13.0sp1\FA.v - Default
Ln#
1
2 module FA (input a, b, Cin, output Sum, Cout);
3     assign Sum = a ^ b ^ Cin;
4     assign Cout = (a & b) | (a & Cin) | (b & Cin);
5 endmodule
    
```

شکل (۸-۲) توصیف یک تمام جمع کننده به زبان Verilog

```


C:\altera\13.0sp1\FA_TestBench.v - Default
Ln#
1 module FA_TestBench();
2     reg a = 0, b = 0, Cin = 0;
3     wire Cout, Sum;
4     parameter tlimit = 500;
5     FA FullAdder (a, b, Cin, Sum, Cout);
6     always begin
7         if ($time >= tlimit) $stop;
8         else begin
9             #17;
10            a = ~a;
11            #13;
12            Cin = ~Cin;
13            #19;
14            b = ~b;
15        end
16    end
17 endmodule
    
```

شکل (۹-۲) توصیف یک فایل آزمون برای جمع کننده ی کامل به زبان Verilog

^۱ Full Adder

^۲ TestBench

سپس به کمک دکمه‌ی Compile All موجود در نوار ابزار^۱ هر دوی فایل‌ها را کامپایل می‌کنیم. به جهت کامپایل کردن تک تک فایل‌ها از دکمه‌ی سمت چپ دکمه‌ی قبل استفاده می‌کنیم. روش دیگر بهره‌بری از منوی Project و کلیک راست بر روی هر یک از فایل‌ها می‌باشد.



شکل (۲-۱۰) گزینه‌ی Compile All موجود در نوار ابزار

سپس با استفاده از بخش رونوشت^۲ موجود در پایین نرم‌افزار اطمینان حاصل می‌کنیم که عملیات کامپایل با موفقیت انجام شده باشد.

```

Transcript
# Reading C:/altera/13.0sp1/modelsim_ase/tcl/vsim/pref.tcl
# Loading project Full_Adder
# Compile of FA.v was successful.
# Compile of FA_TestBench.v was successful.
# 2 compiles, 0 failed with no errors.

ModelSim>
    
```


شکل (۲-۱۱) نمایی از رونوشت موجود در پایین صفحه‌ی نرم‌افزار

سپس با استفاده از نمایه‌ی Library موجود در بخش Project نرم‌افزار شاخه‌ی^۳ Work را باز می‌کنیم. در صورتی که این نمایه موجود نبود می‌توان با زدن تیک Library در منوی View به آن دسترسی پیدا کرد.

^۱ Toolbar

^۲ Transcript


^۳ Tab




شکل (۲-۱۲) نحوه‌ی اجرای شبیه‌سازی

ملاحظه می‌شود که فایل‌های کامپایل شده زیرشاخه‌ی این کتابخانه هستند. روی فایل تست برنامه کلیک راست کرده و Simulate را انتخاب می‌کنیم.

بلافاصله تعدادی پنجره‌ی جدید باز می‌شود که با استفاده از Sim و مسیر زیر، آیت‌های موجود در طراحی را به شکل موج اضافه می‌کنیم.




شکل (۲-۱۳) نحوه‌ی اضافه کردن آیتم‌های موجود در طراحی به شکل موج



شکل (۲-۱۴) قرار گرفتن آیتم‌های موجود در طراحی در پنجره‌ی شکل موج


بعد از باز شدن پنجره شکل موج، دکمه‌ی Run ALL موجود در نوار ابزار را می‌زنیم. این

امر باعث آغاز شدن شبیه‌سازی می‌شود. سپس کنترل به خطی می‌رود که سبب توقف شبیه‌سازی شده است.



شکل (۲-۱۵) گزینه‌ی Run All در نوار ابزار

با مراجعه به پنجره شکل موج تولید شده و بزرگ‌نمایی امواج می‌توان خروجی مدار طراحی شده را بررسی نموده و از صحت آن اطمینان حاصل کرد.



شکل (۲-۱۶) شکل موج سیگنال‌های موجود در Full Adder

لازم به بیان است که قابلیت‌های این نرم‌افزار بسیار زیاد بوده و آن چه در این راهنما آورده شده تنها ساده‌ترین آن‌ها می‌باشد.

واژه‌نامه

A	
Add	اضافه کردن
B	
Block	بلوک
Breakpoint	نقطه‌ی انفصال
C	
Code	توصیف
Compile	کامپایل
Compiler	کامپایلر
Configuration	مشخصات
Create Project	ساخت پروژه
Cursor	نشانه‌گر
D	
Drag and Drop	کشیدن و رها کردن
Debugging	عیب‌یابی
Decimal	دهدهی
Declaration	تعریف
Depth	عمق
Description Language	زبان توصیف
Default	پیش فرض

Design	طراحی
Directory	مسیر
Download	بارگیری
E	
Editor	ویرایشگر
Error	خطا
Event	رویداد
Existing File	فایل از پیش تعریف شده
Extended VCD	VCD توسعه یافته
F	
Falling Edge	لبه‌ی پایین رونده
Flip-Flop	فلیپ فلاپ
G	
Gate	گیت
H	
Hardware Modeling	مدل های سخت افزاری
Hierarchy of Object Oriented Designs	سلسله مراتب طراحی های شی گرایانه
I	
I Agree	اعلام موافقت

Individual files	فایل های تکی
Install	نصب
Installation Directory	مسیر نصب
Instance	نمونه
Integer	عدد صحیح
J	
Jumpstart	پرش به شروع
K	
L	
Library Mapping	نگاشت کتابخانه
License	مجوز
Link	پیوند
Linking	اتصال
Load	بارگزاری
Local	محلی
M	
Macro	ماکرو
Method	متد
Module	ماجول

N	
New Project	پروژه جدید
Next	بعدی
O	
Open	باز کردن
Optimization	بهینه سازی
P	
Pathname Pane	قسمت نام مسیر
Pattern	الگو
Pause	توقف
Process	پردازش
Q	
R	
Radix	مبنا
Random	تصادفی
Read Only	فقط خواندنی
Recompile	دوباره کامپایل کردن
Register	ریجستر
Reset	بازنشاندن

Resource Libraries	کتابخانه های منبع
Resume	شروع دوباره
Rising Edge	لبه ی بالا رونده
Run	اجرا
S	
Save	ذخیره
Simulation	شبیه سازی
Simulator	شبیه ساز
skip	پرش
Source files	فایل منبع
Standard Delay Format	فرمت استاندارد تاخیر
Step	گام
Structure	ساختمان
Summary	خلاصه
T	
Text Box	جعبه ی نوشته
Thread	رشته
Transcript	رونوشت
Transition	گذار
Typical	معمول

U	
Unit	واحد
V	
Values Pane	قسمت مقادیر
Version	نسخه
W	
Warning	اخطار
Waveform	شکل موج
Width	پهنا
Wire	سیم
Wizard	روند
X	
Y	
Z	
Others	
Summary	یابنده‌ی ۱۰۱